超级会员免费看
本文介绍了如何在CentOS虚拟机中通过makefile组织systemverilog代码，使用VCS进行编译和仿真，并结合verdi进行波形查看。通过设置makefile目标，实现了包括编译、运行、查看波形等自动化流程。
前言
之前的系列都是运行于windows+modelsim环境的，之所以这样运行呢，是因为我当时手头只有这个工具；
但是今时不同往日，我终于找到了一个工具齐全的虚拟机centOS（忙猜很多人应该都是在用这个虚拟机），于是乎我决定把验证环境搬家，顺便也再好好的重构下；
当然了那是以后的事，这次的任务是搭建一个基本的superbench平台。
目标
通过makefile搭建superbench平台，支持VCS仿真和verdi定位功能，包括如下指令：
make cmp：VCS编译tb.f中的v/sv文件；
make ncrun tc=xxx wave=on/off seed=xxxxxx：运行编译后的simv文件，根据传惨执行仿真；
make run：cmp + ncrun；
make verdi：打开verdi并关联rtl结构；
make clean：删除编译生成的文件；
make clean_all：生成编译和仿真生成的文件
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
