解决AD16元件焊盘间距报错 Clearance Constraint Between Pad

AD16同一个元件中封装焊盘间距可能会小于整体规则设置,从而导致报错:

错误如下:

有三种解决办法:

一. 在间距规则中增加对“元件”规则的约束:

在Query Helper中选择元件判断规则:

按图上所示把元件标号填写进去:

再运行DRC,就不再有错误了:

二、增加对PAD类的约束

点击Design->Classes...,在Pad Class下面增加一个PAD类,把报错的PAD选择进去:

在规则管理中设计对PAD类的约束:

效果同上。

三、使用ROOM约束

在对应的元件上面增加ROOM,并命个名:

然后在规则设计中选择对该ROOM的约束:

效果同上。

 

 

 

 

### 关于 Altium Designer 18 中单独铺铜的设计规则与设置 在 Altium Designer (简称 AD) 的 PCB 设计环境中,单独铺铜通常涉及通过 Polygon Pour 或 Plane 功能实现特定区域的覆铜操作。以下是针对 AD18 版本中如何配置单独铺铜的相关设计规则和具体设置方法: #### 1. 创建多边形覆铜 (Polygon Pour) 为了定义一个独立的覆铜区域,在工具栏中选择 **Place → Polygon Pour**[^3]。这一步会启动绘制一个多边形边界的过程。 - 绘制完成后右键结束命令。 - 随后弹出对话框用于指定该多边形属性,包括网络名称(Network Name),优先级(Priority Level),以及连接模式(Connection Style)[^4]。 #### 2. 调整设计规则 进入全局规则编辑界面 (**Design → Rules**) 来定制适用于此单独铺铜的具体参数: - 在类别(Category)下拉菜单找到并展开 “Routing” 和 “Placement”,进一步细化到子项如 Clearance Rule, Routing Width Rule 等来确保新加入的覆铜不会违反既定的安全距离标准或其他约束条件[^5]。 对于特别需求下的单片敷设情况,则需新增自定义规则(custom rule): ```plaintext Rule: Custom_PolygonClearance Constraint: Minimum clearance between polygon pour and other objects is set to X mils. Where Used: Applied To Specific Net(s). ``` 上述脚本片段展示了怎样创建一个新的清除间距规则实例,并将其应用至某些选定信号线上[^6]。 #### 3. 应用高级选项优化效果 利用 Advanced Options 下可获得更多控制权,比如调整热敏形状(Thermal Relief Settings), 定义忽略对象列表(Ignore Objects List)等特性以满足复杂项目的要求[^7]: ```plaintext // Example of Thermal Relief configuration script within the Polygon Manager dialog box SetParameter('TrackWidth', 'Y_mils'); // Defines track width used by thermal relief spokes SetParameter('SpokeGap', 'Z_mils'); // Specifies gap size separating spoke from pad edge ``` 以上代码示例说明了如何编程设定热解结构中的导线宽度及间隔尺寸。 ---
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值