QuestaSim使用及Makefile命令

最新推荐文章于 2025-03-10 16:11:07 发布
最新推荐文章于 2025-03-10 16:11:07 发布
阅读量1.9w 收藏 132
点赞数 11
分类专栏： 技术分享 验证 文章标签： 仿真 verilog systemverilog验证 Makefile
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/mjwwzs/article/details/78089738
版权
本文介绍了如何在Linux环境下使用Questasim EDA Tool进行仿真操作，包括创建项目、添加代码文件、编译、运行仿真以及查看结果。同时，讲解了在Batch模式下利用命令行和Makefile进行自动化仿真的过程，强调了在实际工程中使用Makefile脚本的便利性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一、熟悉Linux环境下Questasim EDA Tool及GUI交互操作:
1.Questasim简介：
 Questasim是由Mentor Graphics公司推出的一款功能强大的仿真工具，支持System C，Verillog，SystemVerilog以及VHDL等硬件描述语言 。它是Modelsim的加强版。QUestasim支持多种验证特性，比如coverage databases,coverage driven verification,assertions,SystemVerilog constraints-functionallity等。
2.确认Linux系统环境下的Questasim可用：

在Terminal中键入如下命令：which vsim

3.打开Questasim GUI,熟悉界面：

在Terminal中键入如下命令：vsim&
这里写图片描述

4.创建project和library文件夹，步骤基本同Modelsim：
 点击菜单栏上的“File”->“New”->“Project”

这里写图片描述

 对于每一个项目，需要建立一个Project，“Project Name”为新建Project的名称。
5.向project中添加代码文件：
 点击上一步步骤中的”OK”之后，会显示

最低0.47元/天 解锁文章
【数字IC前端入门】Questasim使用
努力，加油每一天鸭~
11-08 1327
讲解Questasim使用方法
Makefile与VCS/Questasim联合运用实例
Mr.翟的博客
04-05 3631
文章目录一、Questasim的Makefile编写1.1.Makefile编写实例1.2.辅助方法1.2.1.-help命令查询1.2.2.手册查询二、VCS的Makefile编写2.1.Makefile编写实例 一、Questasim的Makefile编写 1.1.Makefile编写实例 下面是一个简单全加器的Makefile自动编译仿真脚本： 编译用vlog，仿真用vsim。 Makef...
questasim基础入门
01-17
第一章 概述本文以 questasim6.4 为基础,介绍 quetasim 的基本使用 ...... 第三章 QuestaSim 的简要使用方法
Mentor Graphics EDA介绍（五）--Questasim
MHD0815的博客
09-23 1063
Questasim 是一款用于硬件描述语言仿真的高性能工具，通过提供 RTL 级仿真、系统级仿真、混合语言仿真、形式验证、调试工具、性能优化、自动化测试以及代码覆盖率分析等功能，确保设计的功能正确性和性能。Questasim 的高兼容性、高性能、高灵活性和易用性使其成为现代数字电路设计不可或缺的一部分，尤其适用于数字电路设计、FPGA 设计、SoC 设计和 ASIC 设计等领域。希望上述介绍能够帮助你更好地理解和使用 Questasim 工具。
Linux系统安装questasim-2024.1教程
最新发布
qq_24941989的博客
03-10 504
‌ Questasim‌是由Mentor Graphics（现为Siemens EDA的一部分）开发的一款高性能硬件描述语言（HDL）仿真工具，主要用于电子设计自动化（EDA）领域。Questasim支持多种硬件描述语言的仿真，包括Verilog、VHDL和SystemVerilog，并且与Modelsim兼容。
用Tcl脚本启动QuestaSim（ModelSim）进行仿真
亚特的博客
12-29 1351
用Tcl脚本启动QuestaSim（ModelSim）进行仿真
Questasim 的Makefile
Forever666的博客
10-12 582
Queatasim 的Makefile
Questasim的基本运用
热门推荐
Mr.翟的博客
04-02 2万+
文章目录一、进入Questasim界面（vsim &）二、项目仿真2.1.创建工程库（Library）2.2.创建工程（Project）2.3.生成波形（Add wave）2.4.波形设置2.4.1.颜色设置（Properties）2.4.2.信号分组（Group）2.4.3.光标插入、定位（insert cursor）2.4.4.波形缩放2.4.5.波形从新加载（restart） 一、进...
【数字IC快速入门】QuestaSim使用
托马斯的博客
07-27 942
QuestaSim使用。记录一下方便参考
VCS/Questa SIM 使用流程及Makefile
qq_25749155的博客
09-01 6071
VCS，Questa SIM仿真软件使用流程，Makefile
modelsim/questasim do文件解释以及makefile
oldmoney
01-18 4139
do文件解释questasim do文件解释do文件wave.do questasim do文件解释 do文件 #开头的是comments，不确定写在do文件中是不是会当做注释；不行的话就去掉 DO文件实质上是Tcl脚本。可以包含很多Tcl结构，比如程序，条件运算符，数学和三角函数，正则表达式等等。 vsim的参数 参数“-novopt”禁止优化（no vopt），可能会因为vopt的缘故使得一些不重要signal被modelsim自动忽略，一般会保留该参数； 参数“-c”表示进入命令行模式，如果没有该参
questasim 安装包
12-27
questasim 安装包questasim 安装包questasim 安装包questasim 安装包questasim 安装包questasim 安装包questasim 安装包questasim 安装包questasim 安装包questasim 安装包
questasim10教程
09-04
questasim10中文版教程，从应用的角度出发，使读者快速使用questasim软件
【FPGA】Questasim使用入门指导
kissdragan的博客
04-23 4285
QuestaSim工具使用1
makefile指令
invokerzhang的博客
04-13 644
条件指令和引入指令 条件指令 用来控制make执行流程的条件具有多种形式，比如“是否已定义”或“是否等于”。 条件指令的基本语法： if-condition text if the condition is true else text if the condition is false endif 其中的if-condition可以是： ifdefvariable-nam...
Questa Sim（逻辑测试）
一个会写代码的烤鸭
05-31 1988
Questa Sim（逻辑测试） 作者：Saint 掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a 微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1 GitHub：github.com/saint-000 知乎：https://www.zhihu.com/people/saint-80-61/columns Questa Sim和ModelsSim是工业界最优.
基于Makefile的Questasim编译仿真脚本
weixin_44534940的博客
07-12 572
对于FPGA验证或者IC验证工程师来说，如何使用脚本文件来实现编译仿真工作是必须要掌握的技能。本篇文章介绍基于Makefile脚本来使用Questasim或Modelsim实现编译和仿真过程。此外，Makefile在Linux系统下有较好的支持，在Window系统下作者没有试过，咨询过说是Window系统不能支持。但是可以将Makefile脚本中的行为写入questasim支持的.do文件可达到一样的效果。
Questasim入门教程
q774318039a的博客
09-01 2504
questasim仿真脚本简介。
questasim/modelsim独立仿真vivado ddr3控制器（mig）
weixin_48027403的博客
03-24 2608
将vivado中MIG控制器的仿真模型移植到questasim中进行独立仿真，方便调试使用DDR3作为数据缓存的FPGA系统。
questasim使用教程
06-06
Questasim 是 Mentor Graphics 公司开发的一款高性能 HDL 仿真器，适用于 Verilog、SystemVerilog 和 VHDL 等硬件描述语言的仿真和验证。以下是 Questasim 的使用教程： 1. 安装 Questasim 软件 首先需要在 Mentor Graphics 官网注册并下载 Questasim 软件，然后按照安装向导进行安装。安装完成后，需要设置 Questasim 的环境变量，包括 QUARTUS_ROOTDIR 和 QUESTASIM_ROOTDIR。 2. 创建仿真工程 在 Questasim 中创建仿真工程需要先创建一个工作目录，然后在该目录下创建一个新的工程，可以使用以下命令： ``` vlib work vmap work work ``` 其中，vlib 命令用于创建工作库，vmap 命令用于将工作库映射到一个名为 work 的别名。 3. 添加仿真文件 将需要仿真的 Verilog、SystemVerilog 或 VHDL 文件添加到工程中，可以使用以下命令： ``` vlog -work work <file_name> ``` 其中，vlog 命令用于编译 Verilog、SystemVerilog 或 VHDL 文件，并将编译结果添加到工作库中。 4. 设置仿真参数 在进行仿真前需要设置仿真参数，包括仿真时间、仿真精度、仿真时钟等。可以使用以下命令设置仿真时间： ``` vsim -t <sim_time> -L <library_name> -L <library_name> <testbench> ``` 其中，-t 参数用于设置仿真时间，-L 参数用于添加库文件，<testbench> 是仿真的顶层模块。 5. 运行仿真 在设置好仿真参数后，可以运行仿真，可以使用以下命令： ``` run -all ``` 该命令会一直运行仿真，直到仿真结束或者手动停止。 以上就是使用 Questasim 进行仿真的基本步骤，需要根据具体的需求进行调整和优化。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值