vivado和modelsim联合仿真，提示giving up waiting on lock，error：verilog compiler exiting解决方法

最新推荐文章于 2025-03-20 14:41:31 发布
原创 最新推荐文章于 2025-03-20 14:41:31 发布 · 1.2k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

本文指导如何在工程pro1中，移除sim_1/behav/modelsim/modelsim_lib/msim/xil_defaultlib/_local目录，以解决仿真问题，只需几步操作即可完成

假设你的工程名为pro1，找到“pro1/pro1.sim/sim_1/behav/modelsim/modelsim_lib/msim/xil_defaultlib/_local",删除_local，重新仿真即可

masherll
关注
vivado报错（一）vivado与modelsim联合仿真报错
EfunStudy的博客
12-07 2855
根本原因是混合语言库声明顺序不正确。问题可能发生在布尔信号或std_logic_vector信号上，因为VHDL和Verilog之间不存在1:1映射。2.在modelsim命令行使用如下代码，作用是设置Verilog库的优先级高于VHDL。注意：根据问题描述修改位宽是解决不了问题的，因为问题不是位宽不匹配。常见情况是在仿真时选择了混合语言，导致的端口位宽不匹配。1.将混合语言换成单一的语言仿真。根据自己使用的语言选择。
LATTICE进阶篇DDR3--(0)仿真调试问题记录
zidan1412的博客
12-18 491
解决办法-- 在ddr3_parameters.vh文件中, 根据需要扩充MEM_BITS参数，比如修改至19。原因分析--如代码所示，MEM_BITS的默认值为10，则仿真模型中最多仅可连续写入2^10=1024个数据。
Library auk_dspip_lib not found问题解决
飞奔的小豆的博客
06-06 3183
问题： Library auk_dspip_lib not found 当使用QuartusII的 FIR IP后，在利用Modelsim进行仿真时，出现以下错误： # ** Error: E:/Altera/Test_V80/IP/FIR/fir_ast.vhd(32): Library auk_dspip_lib not found. # ** Error: E:/Altera/
Vivado 与 ModelSim 联合仿真时出现 Error loading design 情况
weixin_56838558的博客
08-03 1820
【问题分析】程序的端口列表里面定义的输出端口 po_data 直接与 RAM的IP核例化输出端口直接相连，导致出现这个问题；【出现问题】Vivado 与 ModelSim 联合仿真时出现 # Error loading design；2、将RAM的IP核的输出端口与rd_data相连接——>.doutb(rd_data)；3、再将中间接口rd_data与输出端口po_data相连接；【问题背景】控制IP核对RAM进行读写操作；1、定义一个新的中间接口 rd_data；
VIVADO 与 Modelsim仿真报错，解决方法Break in file /ip/xilinx/axi_utils_v2_0/hdl/axi_utils_v2_0_vh_rfs.vhd
mojixin123的博客
11-12 960
试了好多办法，重新生成ip核不行，重新编译仿真库还不行，甚至换了台电脑也不行，还是会出现以上错误，编译了好多编译库；最后弄了好久，打开ip核重新改了几个参数，结果可以了。1、 首先点击Reset Output Products重置ip核,然后在点击Generate Output Products生成ip核。4、modelsim与vivado版本不匹配，重新下载modelsim。3、重新生成ip核，或者打开原先ip核，修改一下参数再生成。2、 重新编译仿真库。
vivado与modelsim联合仿真
Thousand_drive的博客
02-28 2247
vivado自带的xsim仿真器其实已经可以满足大部分的仿真需求，但是我在进行图像仿真时通过系统函数$fopen(PIC_PATH,“rb”);来打开bmp图像一直报错，返回值-20000，网上找了一圈没有解决，已经排除是路径问题，相同的代码通过modelsim可以正常仿真，但每次都要单独打开modelsim比较麻烦，所以这里记录一下vivado和modelsim联合仿真的步骤。仿真在数字电路设计中是必不可少的工具，它有助于验证设计的功能和性能，发现和纠正错误，优化设计流程，提高设计效率和质量。
vivado与modelsim的联合仿真教程.pdf
08-25
在现代数字电路设计和验证中，使用Vivado与ModelSim进行联合仿真是一种常见且高效的实践。Vivado是由Xilinx推出的一款集成设计环境，广泛应用于FPGA和SoC的设计中，它集成了强大的综合、实现和仿真工具。ModelSim是...
VIVADO和MODELSIM联合仿真编译库问题
YQBbee的博客
02-16 3596
初次在VIVADO中使用MODELSIM仿真器，或仿真时由于编译库问题报错，可进行如下步骤，个人经验，源于百度，如有问题，请多多指教。
vivado 2018.2与modelsim的联合仿真
08-27
vivado 2018.2 与 modelsim 的联合仿真 Vivado 2018.2 是 Xilinx 推出的 FPGA 设计工具，提供了强大的设计和仿真功能。然而，在使用 Vivado 2018.2 时，用户可能会发现其自带的仿真工具速度较慢。为了提高仿真速度...
vivado和modelsim联合仿真
m0_50793313的博客
01-15 7478
Language可以选择VHDL、verilog或者两者都编译出来，Compile Xilinx IP则是对所有的IP核都生成仿真库，但有时候仿真的都是自己写的代码，不涉及IP核的话，也可以不编译。建议现在vivado上进行综合，检测语法错误，然后点击simulation->Run Simulation->Run Behavioral Simulation即可自动弹出modelsim，如果不能自动弹出可以检查是否已经将modelsim加入环境变量。当你编译仿真库时，vivado会有提示的。
vivado与modelsim联合仿真遇到的问题2
UNICORNLLLL的博客
11-01 2350
仿真时常会遇到# Error loading design这样的错误而导致modelsim仿真失败，无波形出现。如下图所示： 通常情况下是因代码中设置的端口位数不匹配，或声明有问题 如：# ** Fatal: (vsim-3363) ../../../../ofdmtx.srcs/sources_1/new/ifft.v(186): The array length (16) of VHDL port 'm_axis_data_tuser' does not match the width (1).
vivado工程modelsim仿真出现：
YQBbee的博客
08-23 588
add_1 mustbe in range[-1 depth–1]。 在使用fft ip核时出现该错误。将输入数据s_axis_data_data及输入数据有效信号s_axis_data_valid，last，等信号初始化为0，而非蓝色未知态。 修改后ip核正常工作
Quartus II调用modelsim无缝仿真
weixin_33831673的博客
07-08 1241
本篇文章为转载，写的不错，最近在学modelsim仿真，网上的教程很乱，把自己认为不错的整理贴出来，后面有机会会写个详细点的。 Quartus 中调用modelsim的流程 1. 设定仿真工具 assignmentèsettingèEDA tool settingèsimulation 选择你需要的工具。 2. 自动产生测试激励文件模板： processingèstartèS...
vivdo2018.3和modelsim10.6d联合仿真时报错
最新发布
weixin_42370686的博客
03-20 471
重新建一个工程就可以了。
ModelSim 地址 错误
multidecoder的专栏
01-31 5057
最近公司打算进行 28nm FPGA 的预研项目，我就被分来搞这bug巨多的新器件。   写了个程序，在ModelSim里仿真，突然出现了这个错误： # Loading work.altera_avalon_mm_bridge # Loading work.altera_merlin_master_translator # Refreshing E:\Altera\works\13-1-1
使用ISE调用modelsim进行工程仿真时报错：Library std not found
u010725476的专栏
08-18 7967
在ise建立的工程使用modelsim se 10.1c仿真时报错： # ** Error: Library std not found. # ** Error: VHDL Compiler exiting # D:\Applications\Modelsim SE_64_10.1c\win64\vcom failed. 看到这种问题很无助啊，首先库已经被编译过了，而且环境变量已经设置
verilog case语句_实例解析Verilog综合出锁存器的问题
weixin_39870199的博客
10-29 734
时间一晃，夏和秋开始交替有的人准备迎接硕果而我，在夏天的尾巴焦头烂额望着窗外的天，享受吹来的风仍不知心里愁绪是真，还是假逃离秋招季的焦虑缓缓心情，也好好努力这篇文章通过实际的Design Compiler综合来精解Verilog代码生成latch的问题。下面哪种写法会产生latch？为什么？ 代码如下：A．always @(*)begin if(d) a = b; endBalways @(*)...
teroshdl使用（verilog）
bush4的博客
01-11 2757
在teroshdl中，sources中在需要的文件上打对勾，设置top-level。在runs中按箭头调出来modelsim仿真。1、语法检查：使用modelsim。a.把medelsim的环境变量设置好。
vivado编译报错记录
Electronic-S
12-09 8116
此篇文章是我在使用Vivado编写Verilog时遇到的编译报错记录，并附带参考解决方案，持续更新~
Vivado与ModelSim联合仿真教程：设置安装路径和编译器件库
vivado与modelsim的联合仿真教程 在本教程中，我们将学习如何在Vivado平台上使用ModelSim进行联合仿真。Vivado是一款功能强大的数字设计和仿真工具，而ModelSim是一款专业的仿真软件。通过本教程，您将学习如何在...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值