ModelSim 地址错误

最新推荐文章于 2024-12-06 19:41:54 发布

原创

最新推荐文章于 2024-12-06 19:41:54 发布 · 5k 阅读

1 ·

CC 4.0 BY-SA版权

在进行28nm FPGA预研项目时，遇到ModelSim仿真出现错误，提示地址问题。经过排查，发现并非代码或ModelSim库版本问题，而是仿真文件夹路径过长导致。将仿真文件夹移动到短路径下成功解决问题，强调程序员应养成良好文件组织习惯。

最近公司打算进行 28nm FPGA 的预研项目，我就被分来搞这bug巨多的新器件。

写了个程序，在ModelSim里仿真，突然出现了这个错误：

# Loading work.altera_avalon_mm_bridge
# Loading work.altera_merlin_master_translator
# Refreshing E:\Altera\works\13-1-18_Cyclone_V_Board_DDR3_Power_Consumption\Cyclone_V_Board_DDR3_Power_Consumption_V1.1\sim\work.altera_merlin_slave_translator
# ** Fatal: Unexpected signal: 11.
# ** Error: E:/Altera/works/13-1-18_Cyclone_V_Board_DDR3_Power_Consumption/Cyclone_V_Board_DDR3_Power_Consumption_V1.1/prj/ddr3/altera_merlin_slave_translator.sv: Verilog Compiler exiting
# ** Error: C:/modeltech_10.0a/win32/vlog failed.
# ** Error: Sub-invoking of vlog failed; return status = 1.
# ** Error: (vsim-3171) Could not find machine code for 'E:\Altera\works\13-1-18_Cyclone_V_Board_DDR3_Power_Consumption\Cyclone_V_Board_DDR3_Power_Consumption_V1.1\sim\work.altera_merlin_slave_translator'.
# No such file or directory. (errno = ENOENT)
# Error loading design