3、处理器和操作系统上的多线程实现

处理器和操作系统上的多线程实现

1. 任务切换基础

在x86架构的32位模式下，CPU支持基于硬件的任务切换，但大多数操作系统无论在何种模式下，每个CPU仅使用单个TSS结构，并通过软件进行实际的任务切换。这部分是出于效率考虑（仅交换发生变化的指针），部分是因为一些只有通过软件切换才能实现的特性，如测量进程/线程使用的CPU时间、调整线程或进程的优先级。而且软件切换还简化了64位和32位系统之间代码的可移植性，因为64位系统不支持基于硬件的任务切换。

在基于软件的任务切换（通常通过中断）期间，ESP/RSP等寄存器会被存储在内存中，并被替换为下一个调度任务的值。这意味着一旦执行恢复，TSS结构将包含新任务的堆栈指针（SP）、段指针、寄存器内容和所有其他详细信息。

中断源可以基于硬件或软件。硬件中断通常由设备用于向CPU发出信号，表明它们需要操作系统的关注，调用硬件中断的行为称为中断请求（IRQ）。软件中断可能是由于CPU本身的异常情况，或者是CPU指令集的一个特性。操作系统内核切换任务的操作也是通过触发软件中断来执行的。

2. ARM架构中的进程状态

在ARM架构中，应用程序通常在非特权异常级别0（EL0）运行，这类似于x86架构中的环3，而操作系统内核在EL1运行。ARMv7（AArch32，32位）架构将SP存于通用寄存器13中。对于ARMv8（AArch64，64位），为每个异常级别实现了专用的SP寄存器，如SP_EL0、SP_EL1等。

对于任务状态，ARM架构使用程序状态寄存器（PSR）实例，如当前程序状态寄存器（CPSR）或保存的程序状态寄存器（SPSR）。PSR是进程状态（PSTATE）的一部分，PST