Reorder buffer and Reservation station

最新推荐文章于 2024-12-24 19:03:56 发布
最新推荐文章于 2024-12-24 19:03:56 发布
阅读量1.4k 收藏
点赞数
分类专栏： 计算机体系与结构 文章标签： 系统架构 硬件架构
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_63691156/article/details/130914280
版权
ReorderBuffer(ROB)用于处理异常问题，指令在解码阶段写入，完成时写回结果。RegisterRename解决假冲突，避免真实依赖。OutofOrderExecution设计目的是提高性能，但需管理内存依赖，如Store/Load问题，因地址动态性及ALU输出作为地址导致的依赖判断复杂。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Reoder buffer(ROB)

为了解决异常问题

instruction 的decode阶段被写入缓冲区的条目，指令完成的话，向缓冲区写入结果，最早decode的指令（程序顺序）如果没有被标记异常的话，写入reg file

 

 

register rename

是为了解决假的冲突，什么是假的冲突呢，请看下面这三个例子

 

只有第一个是冲突的。  Output and anti dependencies are not true dependencies

改名可以这样改

Register ID ——》 ROB entry ID      Architectural register ID ---》 Physical register ID

整体流程

 

 

 Reorder buffer的trade off 

 Out of Order Execution

设计初衷

 

面临的问题，需要做到的事

 过程

比如r8 + r9 ---> r10 r10在这个指令结束前都不会得到，那么我们就要将valid标记为0，然后tag就是保留站的offset.

 完成的话就broadcast这个tag和value

   如果广播后有指令的源reg都valid的话，就wake up这个指令

 

 

 

out of order store/load问题

memory很难rename,因为地址太多了，同时在5级流水线中，要aluout作为address，是动态而不是静态的依赖判断 

summary

C/C++编译器并行优化技术：并行优化针对多核处理器和多线程环境进行优化，以提高程序的并行度
探索C++编程的奥秘，分享深入的技术见解和实践，旨在激发读者创造力与解决问题的思维。
04-19 4193
C-C++编译器并行优化技术：并行优化针对多核处理器和多线程环境进行优化，以提高程序的并行度
（九）DFI接口时序
Mr.翟的博客
08-28 8505
文章目录一、DFI Interface 一、DFI Interface   DFI接口是连接DDR Controller与DDR_PHY之间的通用接口，其信号组如下表：       
Re-Order Buffer
weixin_30379531的博客
09-27 712
Re-order Buffer（ROB）是处理器中非常重要的一个模块，它位于renamer与scheduler（RS）之间，并且也是execution unit（EU）的出口。ROB作为指令处理的后端，其主要任务是存储指令经由EU处理后得到的结果，并把该结果按照in-order顺序写回到寄存器文件。 Intel没有给出详细的ROB pipeline，下面的pipeline的描述以及分析主要基于参...
CPU乱序执行基础 —— Tomasulo算法及执行过程
pythonxxoo的博客
03-10 2717
Python微信订餐小程序课程视频 https://edu.youkuaiyun.com/course/detail/36074 Python实战量化交易理财系统 https://edu.youkuaiyun.com/course/detail/35475 IBM 360/91浮点单元最先实现Tomasulo算法从而允许乱序执行。360体系只有4个双精度浮点寄存器，限制了编译器调度的有效性。而且，IBM 360/91的访存和浮点延迟都很长，如果顺序执行指令，虽然只有RAW hazard，但是后面无关的指令只能被stall。如果乱序
深入理解 Java 内存模型（二）——重排序
03-14 272
数据依赖性 如果两个操作访问同一个变量，且这两个操作中有一个为写操作，此时这两个操作之间就存在数据依赖性。数据依赖分下列三种类型： 名称 代码示例 说明 写后读 a = 1;b = a; 写一个变量之后，再读这个位置。 写后写 a = 1;a = 2; 写一个变量之后，再写这个变量。 读后写 a = b;b = 1; 读一个变量之后，...
[学习笔记：处理器设计]寄存器重命名
poena的博客
11-01 3929
寄存器重命名（Register Rename） 重命名缓存类型（Rename Buffer Type） merged architectural and rename register file 每个物理寄存器处于4状态中的一个，4个状态如下： available： uncommitted state AR(architectural register): 作为指令集寄存器 RB(rena...
Memory Type: WB, WT, UC, WC，WP
Keep Fighting!
09-05 4205
Memory Type： 目前的主流处理器，都支持这些memory type Write Back, Write Through, Write Protect,Uncacheable Write, Write Combine Write Back 最常见的 cacheable write， read → modify→ write Write Through cachable read write： when hit in cache, update cache and memory when miss
Arteris Training
tiaozhanzhe1900的博客
07-13 4421
ARTERIS
ROB的结构与作用
major的博客
12-11 1209
在流水线的提交（Commit）阶段，之所以能够将乱序执行的指令变回程序中指定的顺序状态,主要是通过重排序缓存(Reorder Buffer, ROB)来实现的。一般情况下,在流水线的分发(Dispatch)阶段,每周期最多可以进入ROB的指令个数会等于ROB每周期最多可以退休的指令个数，这样可以保持流水线的畅通；
体系结构量化研究方法 第三章-2
白马非马的博客
12-23 729
体系结构量化研究方法 第三章 part2 动态指令执行优化方法 Tomasulo’s Approach 指令提交优化方法 Speculation Tomasulo’s Approach with speculation
Haswell Block Diagram-计算机科学
04-22
(ReOrder Buffer 192 entries)4 Fused uOPsExecution EngineScheduler (Unified Reservation Station) (60 entries)Store Data Load AddressL1 Data Cache 32KB 8-wayPort 0ALU&ShiftPort 1 Port 5 Port 2 Port 3 ...
体系结构量化研究方法 第三章-3
白马非马的博客
12-24 821
体系结构量化研究方法 第三章 指令级并行 part3 指令发射优化、取指优化、其他高级优化方法 多线程（粗粒度、细粒度、同步多线程）
[architecture]-处理器的顺序和乱序执行
baron-周贺贺-代码改变世界ctw
11-29 4857
(说明：本文 不是博主原创文章，原文链接：https://aijishu.com/a/1060000000216149) 现在的处理器执行方式分为两种，顺序执行和乱序执行。根据不同的产品定位，不同的应用场景，所使用的微架构也是不相同的。 1、顺序执行解析 顺序执行的处理器一般用于低功耗类型的处理器，比如ARM公司的cortex-M系列都是顺序执行的，如果要稍微性能和功耗兼顾的产品，也是使用的顺序执行的方式。 何为顺序执行，顾名思义，亦就是按照PC的取指顺序，一条一条的执行。遇到数据相关性就停下等待，当然，可
CPU Wiki: Sandy Bridge Microarchitecture 后端
Keep Fighting!
06-17 866
Execution Engine Sandy Bridge 的后端执行单元处理乱序执行。Sandy Bridge的back end将NetBurst和P6进行了融合。像P6一样，Sandy Bridge 独立的处理三种类型的uOPs(浮点，整型和向量)。然而实现的方式却十分不同。Sandy Bridge 借鉴了NetBurst中更加高效的追踪tracking和重命名renaming架构。 Sandy Bridge 以下简称SNB使用了NetBurst中基于物理寄存器文件（PRF）的重命名机制进行追踪。在之
指令流水线最耗时的是哪个阶段_CPU 不平衡流水线问题解决
weixin_30885253的博客
01-30 288
乱序执行核心(OOO core)其实乱序执行的思想很简单：当下一条指令被阻塞的时候，从后面的指令里再找一条能执行的就好了嘛。但要完成这个工作却相当复杂。首先要保证程序的最终结果与顺序执行一致，同时要识别各类数据依赖。要达到理想的效果，除了并行执行之外，还需要对指令的粒度进一步细化，以达到以无厚入有间的效果，这样就引入了“微操作”(micro-operations, μ-ops) 的概念。在流水线的...
第五章：乱序执行
Strive_LiJiaLe的博客
10-25 2048
认识CPU
体系结构学习8-乱序中的数据访问
qq_40891899的博客
04-06 498
精确中断点 前面的指令都完成写回到相应的寄存器，后面的还没有。 好处 易于debug，切换程序，贴切冯诺依曼结构更易于理解 方法 1、顺序执行——浪费时间，无法判断每个指令的执行时间（lS） 2、Reorder Buffer——指令乱序执行结束后存储在ROB，然后按冯诺依曼结构顺序写回到真实地址，让程序员看见结果。在写回（retire）时处理中断，错误的branch prediction。 优劣 ...
Intel X86 优化指南阅读笔记--通用优化(后端)
呆呆辉的专栏
09-04 1620
OPTIMIZING THE EXECUTION CORE 通用的优化准则来充分利用超标量cpu的并行性： - 遵循前端优化准则，最大化译码带宽和前端吞吐量。 - 最大化寄存器重命名带宽。本文将讨论包括如何正确处理partial registers, ROB read ports and instructions which causes side-effects on flags。 ...
关于指令重排序
黄晓宇的博客
05-16 1409
前言 最近在看 JVM 与高并发相关书籍，发现两本书都提到了指令重排序优化，但都没对指令重排序优化进一步解释，后面在查找了相关资料后才对指令重排序有个整体的了解，此篇文章对该部分知识做一个整理，希望对大家有所帮助 什么是指令重排序 在讲指令重排序之前，先看下面代码，试想一下程序的运行结果 public class NoVisibility { private static boolean ready; private static int number; private s
reorder buffer
最新发布
03-08
### 重排序缓冲区概念 在计算机体系结构中，重排序缓冲区（Reorder Buffer, ROB）是一个用于支持乱序执行的关键组件[^1]。ROB的主要功能是在指令完成其操作之前保存这些指令的状态，并确保它们按照程序顺序提交结果。 ### 工作原理 当处理器检测到可以提前执行的后续指令而不必等待当前正在处理的操作时，就会发生乱序执行。为了维持正确的程序语义并解决由此产生的依赖关系问题，ROB跟踪所有未决指令的状态直到它们能够安全地更新架构状态为止。具体来说： - **分配阶段**：每当一条新指令被解码器发送给执行单元前，它会被赋予一个唯一的序列号并将该条目加入到ROB中。 - **写回/读取结果**：一旦某个计算完成后，相应的寄存器文件会得到更新；同时也会向ROB报告此事件以便于稍后的验证过程。 - **提交阶段**：只有当每条指令都成功完成了自己的任务之后才会按原始次序依次从ROB顶部弹出并向外提供最终的结果数据流。如果遇到异常情况，则整个事务都将被撤销并且重新开始。 通过这种方式，即使实际硬件层面允许一定程度上的并发性和灵活性，在逻辑上仍然保持了严格的先后秩序来保障应用程序的一致性与可靠性。 ```assembly ; 假设有一个简单的汇编代码片段展示如何利用ROB机制 MOV EAX, [EBX] ; 加载内存地址中的值到EAX寄存器里 ADD ECX, EDX ; 对ECX加上EDX的内容 CMP ESI, EDI ; 比较ESI和EDI两个寄存器里的数值大小 JG label ; 如果上面比较结果显示大于则跳转至label处继续运行 ``` 在这个例子中，尽管`ADD`可能早于`MOV`完成因为后者涉及到了访存延迟较高的动作，但是由于存在ROB的存在使得最后提交的时候还是遵循着原本应该有的先后顺序来进行。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值