第五章：乱序执行

1.概念

        指令在执行时常常因为一些限制而等待。例如，MEM单元访问的数据不在cache中,需要从外部存储器中取，这个过程通常需要几十、几百个Cycle，如果是顺序执行的内核,后面的指令都要等待，而如果处理器足够智能，就可以先执行后面不依赖该数据的指令，这就是处理器的乱序执行。

        是在执行阶段乱序，而取指令和提交指令都是顺序的。

 2.指令相关性

        相关是影响乱序调度的罪魁祸首，如果指令2的执行需要依赖指令1的结果，我们就说这两条指令是相关的，指令2必须在指令1后面执行，无法乱序。
        下图描述了指令间的相关性:

2.1 寄存器相关

        当两条语句没有共用寄存器时，它们之间是不相关的，而当两条语句共用寄存器时，它们就有可能相关。

（1）先读后读

ADD BX, AX;将AX和BX相加，存放到BX中(前面的寄存器为目的寄存器)
ADD Cx, Ax;将AX和CX相加,存放到CX中

        没有相关性

（2）先写后读(RAW)

ADD Bx, AX;将Ax和 BX相加,存放到BX中
ADD cx, Bx;将BX和 CX相加,存放到CX中

        这两条指令都用到 BX，指令1输出 BX给指令2用，它们之间有数据流动，存在依赖性，因此也称为数据相关。

（3）先写后读（WAR）

ADD BX, Ax:将AX和BX相加,存放到BX中
MOV Ax, Cx;将Cx的值赋给AX

        这两条指令都用到AX，指令1读AX，指令2写AX，如果直接将两条语句调转，执行结果自然是不一样的，因此它们具有相关性。不过如果仔细分析一下，这两条语句之间并没有数据流向，在逻辑上并没有相关性，引起它们相关性的原因在于: x86处理器对程序员可见的通用寄存器太少了,指令不得不共用寄存器,这样才导致指令间存在相关。WAR和RAW相反，因此这种相关也称为反相关（Anti Dependencies)。

（4）先写后写

MOV Ax, BX;将BX的值赋给AX
MOV