- PLL初始锁定在1GHz
- 参考频率 10MHz
- 分频比N=100
假设分频比从100,变为101,输出频率 将从1GHz,变为1.01GHz,以100Hz频率精度,计算近似建立时间。
当C1=8pF
当C1=32pF
较高阻尼,意味着积分路径控制VCO贡献小,导致建立时间增加
当频率精度为10kHz
频率精度对建立时间的影响可能比阻尼比更关键
假设分频比从100,变为101,输出频率 将从1GHz,变为1.01GHz,以100Hz频率精度,计算近似建立时间。
较高阻尼,意味着积分路径控制VCO贡献小,导致建立时间增加
频率精度对建立时间的影响可能比阻尼比更关键