m0_62489442的博客

扫频方法：单点扫频、两点扫频

减少相位噪声的方法：相位补偿：DAC补偿、DTC补偿；使用FIR噪声滤波

采用ΔΣ调制器分数锁相环的注意事项

分数锁相环基础知识

相位选择分频器；相位内插小数分频器；多模分频器；再生分频器：米勒分频器、注入锁定分频器

TSPC、CML、模式控制关键路径

多模分频器：PS分频器配置；设计多模分频器

Relaxation VCO：接地电容、浮动电容适合低频

Ring VCO 单端，差分

LC VCO

振荡器振荡条件，品质因数、LC串联谐振、LC并联谐振、无源阻抗串并转换，负载品质因数；频率稳定性定义；电路噪声；Lesson噪声模型；FoM定义

电荷泵设计考虑：匹配、线性度、漏电流；相位噪声贡献；电荷泵设计流程单端电荷泵：漏极开关电荷泵、栅极开关电荷泵、源极开关电荷泵半差分电荷泵、全差分电荷泵MOS电容、累积可变电容差分转单端环路滤波器

PFD结构、PFD辅助锁频、PFD死区问题、PFD开启时间对PLL建立的影响、PFD噪声性能

非记忆PD：乘法器、异或门、触发器、采样保持、亚采样

【PLL】应用：同步延迟锁定环

有线系统，无线系统对比；计算RJ和DJ抖动计算

锁相环实现时钟恢复和重定时，抖动产生、抖动传输、抖动容限，带宽作用

频率合成器，直接频率合成，间接频率合成，整数N和DDFS混合结构，多环路PLL结构，分数锁相环，GSM收发机设计，建立时间和带宽，带内相位噪声，杂散、带外相位噪声

PLL应用：频率综合器、时钟生成、CDR

相位噪声的产生和测量、相位噪声计算、分频倍频对相位噪声的影响；积分相位噪声；相位噪声的最佳环路带宽

参考杂散计算example

杂散产生和调制。杂散信号：窄带FM、单边带生成、杂散电平估计、周期调制确定性抖动、分频器和倍频器对杂散的影响。参考杂散：泄露电流、电流失配(电荷泵失配)、时序失配(PFD失配)

VCO自动频率校准，缩短锁定时间

；频率阶跃（type 1 和 type 2锁相环区别）；状态变量模型；CPPLL两路控制理解；DPLL两路控制理解；CPPLL压摆率对锁定时间影响；PFD开启时间对环路的影响

非线性瞬态响应性能

近似计算建立建立时间

PLL瞬态响应

开环增益的零点、单位增益频率极点 对环路参数的影响

连续时间模型 与 离散时间模型分析考虑实际设计需要考虑的点

添加额外引脚，检测LPF电压，引脚位置的选择

电荷泵锁相环(CPPLL)环路参数各个电阻电容的意义及作用

假设1GHz，无分频器2阶 type 1PLL，开环增益G(s) fu=100 kHz，fp=400 kHz，PLL 在相位域中的 低通特性，可以视为频域的带通特性。假设1阶近似，输入相位的噪声传递函数是一个低通滤波器，

各个模块噪声传递函数

PLL大信号瞬态响应，的小信号模型非线性模型：锁相环完全稳定的瞬态响应人们感兴趣PLL锁定之后的性能，所以关注【线性模型】

PLL校准

DTC消除DSM累积的量化噪声。

如果DDIT, n、PDDIT, n(U)的特征函数，即其傅里叶变换满足所属条件，则DPDS, n的m阶非线性项(DPDS,n)m具有恒定的期望值，而与DACC, n无关。如果DTC被调制使得其概率密度函数(PDF)是时不变的(TI)，即使经历DTC的非线性，那么输出的期望值也是恒定的，这样就避免了分数杂散的生成。是一个关键问题，特别是对于需要宽带宽来抑制环形振荡器（RO）抖动的RO-DPLL。DTC的使用，会引入DTC的非线性，从而导致分数杂散。）的非线性而导致的分数杂散。电路的其他部分的非线性。

为什么锁相环环路带宽是参考频率的1/20