【PLL】添加引脚，监测片上LPF电压，引脚位置选择

片上LPF实现的CP-PLL，通过具有额外的测试引脚（如果可用）来监视片上LPF的电压对于评估或调试PLL芯片是非常有用的。.

片内测试引脚的目的：

1. 通过向测试引脚施加DC电压并测量VCO的输出频率来获得VCO的电压到频率传递特性;
2. 通过测量测试引脚的直流电压来检查PLL的锁定状态;
3. 通过观察测试引脚的瞬态电压波形，评估PLL的瞬态建立性能。

 

如图所示，LPF有两个可能的节点添加额外引脚：

• 节点A，直接连接VCO输入端
  • 如果我们将测试焊盘连接到节点A，则焊盘的寄生电容将被添加到C2，使由1/（R1 C2）确定的第三极移动到较低的频率。
  • 结果，PLL的相位裕度将减小
• 节点B，电容C1顶板
  • 连接到节点B的焊盘增加了有效电容C1，将由1/（R1 C1）给出的系统零点移到较低频率，从而改善了相位裕度
  • 测试焊盘的寄生电容对PLL的环路动态特性的影响较小，因为C1比C2大得多，由于C1的阻抗比C2的阻抗低得多
  • LPF和焊盘之间的节点连接需要长的布线，可能遭受衬底噪声耦合，因此连接到节点B还提供了另一个优点，即实现了对噪声耦合的良好抗扰性。
  • 当测试引脚连接到节点B时，由于可以将外部电容器添加到C1，因此提供了改善稳定性的机会