Exams/2013 q2afsm

最新推荐文章于 2026-01-05 08:36:44 发布

原创最新推荐文章于 2026-01-05 08:36:44 发布 · 535 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

本文介绍了一个使用Verilog实现的状态机模块，该模块通过输入请求信号来改变内部状态，并相应地输出授权信号。状态机包括四个状态：A、B、C 和 D，每个状态根据请求信号的不同可能保持当前状态或转换到其他状态。

module top_module (
    input clk,
    input resetn,    // active-low synchronous reset
    input [3:1] r,   // request
    output [3:1] g   // grant
); 
    parameter A=0,B=1,C=2,D=3;
    reg [1:0] state,next_state;
    
    always@(posedge clk) begin
        if(~resetn) 
            state<=A;
        else
            state<=next_state;
    end
    
    always@(*) begin
        case(state)
            A: next_state = r[1]?B:(r[2]?C:(r[3]?D:A));
            B: next_state = r[1]?B:A;
            C: next_state = r[2]?C:A;
            D: next_state = r[3]?D:A;
        endcase
    end
    
    assign g[1]=(state==B);
    assign g[2]=(state==C);
    assign g[3]=(state==D);

endmodule