Exams/m2014 q6

最新推荐文章于 2024-11-07 19:23:42 发布

原创最新推荐文章于 2024-11-07 19:23:42 发布 · 295 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

本文介绍了一个基于Moore型的有限状态机设计实例，使用了同步复位功能，并详细展示了状态转移逻辑及输出逻辑的设计过程。通过案例分析，读者可以了解如何使用Verilog HDL实现一个简单的状态机。

module top_module (
    input clk,
    input reset,     // synchronous reset
    input w,
    output z);

    parameter A=3'b000,B=3'b001,C=3'b010,D=3'b011,E=3'b100,F=3'b101;
    reg [2:0] state,next_state;
    
    always@(posedge clk) begin
        if(reset)
            state<=A;
        else
            state<=next_state;
    end
    
    always@(*) begin
        case(state)
            A: next_state = w?A:B;
            B: next_state = w?D:C;
            C: next_state = w?D:E;
            D: next_state = w?A:F;
            E: next_state = w?D:E;
            F: next_state = w?D:C;
			default: next_state = A;
        endcase
    end
    //Moore型
    always@(*) begin
        case(state)
           E: z=1;
           F: z=1;
           default: z=0;
        endcase
    end

endmodule