Quartus II软件 基本使用（一）仿真一位全加器

提示：我也是一个学习者，错误，不当出请指正，咱们以一位全加器设计实验操作一下。

---

一、实验目的

1.掌握Quartus II原理图输入法的编辑、编译（综合）、仿真和编程下载的操作过程。
2. 用原理图输入法设计全加器电路，并通过电路仿真和硬件验证，进一步了解全加器的功能。
3. 3.熟悉EDA实验箱的使用方法。（不做要求 试验箱相关忽略）

二、实验要求

（1）设计完成1位全加器，列些真值表并手动绘制逻辑图。
（2）利用图形输入法在 QuartusⅡ软件平台上完成 1 位全加器的设计。
（3）用EDA实验箱验证结果。

三、主要仪器设备

1.计算机一台
2. QuartusⅡ软件平台
3.EDA实验箱

四、实验原理

列出真值表A、B是两个一位二进制加数的输入端。CI是来自低位来的进位输入端。S是和数输出端，Count是向高位的进位输出端。根据真值表写出电路输出与输入之间的逻辑关系表达式为利用门电路实现一位全加器的设计。

A	B	Cin	S	Count
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

五、实验内容

（1）创建 1 位全加器工程项目

选择芯片

（2）创建 1 位全加器图形输入文件

(3)画出1位全加器
双击点位图，输入文件名称，选择元器件，注意引脚个数（or2）

(4)添加引脚

没有用到的引脚设为三态输入，减少噪声干扰

(5)运行测试

进行功能和时序仿真通过时序仿真波形判断延迟时间和“竞争冒险”现象是否满足预期要求，如不满足则需对设计输入 文件进行修改直至满足为止。
补：
（信能懂）

注：(这里信号就是一个高低电平不用如此复杂)

功能仿真

时序仿真

六、实验结果及分析

总结

结果看图说话
①用Quartus II软件的原理图输入法进行数字电路设计的方法及步骤。 1、 建立工程项目 2、 编辑设计文件; 3、 时序仿真； 4、 引脚锁定； 5、 编译下载 等②总结：通过本次一位全加器的设计实验，进一步了解一位全加器的功能，从仿真波形可以看出，本设计符合1位全加器的要求，由于是时序仿真，我们可以看到输出总有些许延迟，而且能看到输入改变的时候，输出会产生毛刺。  通过本次实验，初步学习了Quartus II 软件的使用，巩固了理论知识。