m0_45187166的博客

如果FPGA没有复位信号，信号初始化方法归纳

1、tb文件中收集生成数据（1）a=$fopen(" ***.dat");在指定路径下生成.dat文件，将输出结果输入到该文件中（2） $close(a)关闭该文件，结束写入2、打印函数 $display()打印出功能覆盖率$display(" a = %0.2f %%",cov_inst.get_coverage)①%0.2f表示浮点型，保留小数点后两位,②%%表示百分号③%d表示十进制④.get_coverage表示收集cov_inst覆盖组的覆盖率3.功能覆盖率–条件覆盖率co

1.FIFO_generator_vlog_beh.v文件该文件为创建fifo ip核后生成文件，为FIFO生成的verilog行为模型。用途：异步时钟fifo的行为模型同步时钟fifo的行为模型