FPGA图像处理-均值滤波

学习就van事了

已于 2023-05-10 16:10:16 修改

阅读量1.8k

点赞数 3

分类专栏： FPGA FPGA图像处理文章标签： fpga开发图像处理均值算法

于 2022-06-01 15:14:30 首次发布

本文链接：https://blog.youkuaiyun.com/lzl1342848782/article/details/125081779

版权

该博客介绍了如何在FPGA中利用3x3卷积模板实现均值滤波的三级流水线设计。通过3x3窗口对图像进行滤波，每级流水线分别处理行和、总和计算以及除法操作。测试仿真展示了算法的正确性，并指出整个过程共消耗5个时钟周期。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

简介

上一篇博客介绍了如何在FPGA中利用shift-ram实现行缓存，然后得到3x3卷积模板，这回就来利用这个3x3窗口进行均值滤波。
均值滤波是典型的线性滤波算法，它是指在图像上对目标像素给一个模板，该模板包括了其周围的临近像素（以目标象素为中心的周围 8 个像素，构成一个滤波模板，即去掉目标像素本身），再用模板中的全体像素的平均值来代替原来像素值。
在这里插入图片描述
output = (p11 + p12 + p13 + p21 + p23 + p31 + p32 + p33) / 8
根据公式，可以将其分解为三级流水线：

第一级处理3x3窗口每一行的加法
第二级处理全部加法
第三级处理移位，即除以8

模块简介

为了简单起见，输入输出都是valid+data形式：

module mean_filter(
    input clk,
    input rst_n,
    
    input iValid,
    input [7:0] iData,

    output oValid,
    output [7:0] oData
);

均值滤波算法的实现

获取3x3卷积模板

上一篇博客有介绍如何获取3x3卷积模板，感兴趣的可以看看
需要注意获取3x3卷积模板消耗了2时钟周期。

filter_3x3 inst_filter_3x3(
    .clk      (clk),
    .rst_n    (rst_n),
    .iValid   (iValid),
    .iData    (iData),
    .oValid   (filter_oValid

最低0.47元/天解锁文章