关于时钟模块完备性验证方法第五章

系列文章目录

第五章 时钟strobe检查

---

文章目录

目录

系列文章目录

文章目录

前言

一、什么时钟strobe？

二、使用步骤

1.自动化checker代码如下

总结

---

---

前言

只所以要进行时钟strobe检查，是因为很多时候设计中有下图时序的要求，这种场景一般在两个频率不同的时钟域内进行数据交互的时候会用到，比如AHB到APB域的数据交互，都需要利用clk_strobe来指示数据的有效性。

                                                                  图1：两个时钟之间的关系 

 为了说明问题，我们举个简单的例子，实际上时钟设计可能会更复杂，利用进行扩展：

假设clk_2是clk_1分频得到的时钟，可以是同频，可以是二分频，设计要求当clk_2与clk_1同频时，clk_strobe需要一直为高电平，当clk_2为clk_1的二分频时，在任意两个沿对齐的时候需要采样到clk_strobe为高电