lu_pete的博客

DTCO做的事情，本质上是"拆解优化”：从晶体管导通电流与电容，到金属布线的RC延迟，再到SRAM的面积与最小工作电压，逐层打通。英伟达CEO黄仁勋曾提到，英伟达的成功已从"打造最好的GPU"扩展到"GPU、CPU、内存、网络、存储、供电、散热、软件、机架、整机柜乃至数据中心的极致协同设计"。芯和半导体创始人凌峰指出，客户面临的已不是单一芯片设计挑战，而是包含Chiplet先进封装、异构集成、高带宽存储等系统性需求，这些已从"效率问题"升级为"生存问题"。DTCO和STCO的本质，都是打破"各自为战"。

DMOS（双扩散功率MOS）：功率输出的"肌肉"。评价BCD平台不能只看"多少纳米"，而要看击穿电压（BV）、比导通电阻（Rsp）、模拟精度、隔离能力、功率密度、可靠性和成本。工艺复杂度：BCD需要解决三种器件的掺杂结构、电流路径、热预算兼容问题，版图包含HV、Deep N-Well、Deep P-Well、NBL等复杂结构，掩膜版数量远多于CMOS。BCD工艺的价值，从来不是单纯的制程微缩，而是系统级集成的底层创新——它用单芯片解决了模拟感知、数字控制、功率执行的协同难题，成为连接电子系统的关键纽带。

封装中的M特指RDL（Redistribution Layer，重布线层）的金属导线，与晶圆制造中的纳米级金属互连不同，RDL的线宽通常在微米量级（2-20μm）。封装端的"几P几M"描述的是芯片表面的重布线结构——有机钝化层 + 微米级金属布线，体现的是系统互连密度和封装可靠性。晶圆端的"几P几M"描述的是硅片上的完整器件结构——多晶硅栅极 + 纳米级金属互连，体现的是制程微缩能力。这一步错了，后面的理解全错。晶圆厂的P是多晶硅栅极，封装厂的P是绝缘钝化层——这是理解整个概念的第一道门槛。

PDK（工艺设计套件）是连接芯片设计与制造的关键工具包，由晶圆厂（如台积电、三星）提供给设计公司，确保芯片设计符合特定工艺要求。PDK包含四大核心组件：器件模型（定义晶体管电学特性）、设计规则（DRC/LVS确保可制造性）、标准单元库（预验证逻辑单元）及寄生参数提取规则（模拟实际互连效应）。其生成涉及工艺开发、器件建模、单元库开发等复杂流程，通常经历多版本迭代。PDK的重要性体现在绑定设计与制造、提升效率、保障流片成功，尤其在先进工艺中规则复杂度指数级增长。使用时需注意版本控制、IP兼容性及保密协议。作为芯

光刻机做的事几乎一模一样，只是反过来的：光穿过掩模版（相当于芯片电路的"胶片"），镜头把图案缩小（而非放大）投射到涂了光刻胶的硅片上，一次曝光只覆盖指甲盖大小的面积。后者同时移动掩模和晶圆，按"步进-扫描"工作，效率更高。下次你拿起手机时，可以想一想：你手掌上这块玻璃板的背后，有一台比波音787还贵的机器，在真空里用一束比原子还细的光，在纳米尺度上印出了你手机里的一切。涂胶后需软烘（90-110℃，1-5分钟），将光刻胶中65%-85%的溶剂含量降至约5%，使液态膜转化为固态，确保后续曝光顺利进行。