modelsim10.4仿真错误Error: (vlog-7) Failed to open design unit file "XXXXX" in read mode解决办法

Modelsim与Vivado联合仿真报错误:“Failed to open data file “....dat“ in read mode” Modelsim与Vivado联合仿真报错误:“Failed to open data file "....dat" in read mode” 阅读详情
AI摘要

在使用Modelsim10.4进行功能仿真时,遇到路径包含空格导致的仿真错误。本文介绍了错误的具体表现及两种解决方法:一是调整文件路径去除空格;二是使用大括号完整包裹文件路径。

在使用modelsim10.4在进行功能仿真的时候,手动操作下来程序是能正确仿真的。但当我编写do文件来代替手动操作来进行仿真的时候,会出现Error: (vlog-7) Failed to open design unit file "D:/diamond" in read mode。

do文件编写如下:

 

exit -sim
vlib work
vmap work work
vlog D:/diamond projects/cpu_if/src/cpu_if.v
vlog D:/diamond projects/cpu_if/testbeach/test_cpu_if.v
vsim -gui -novopt work.test_cpu_if
add wave -noupdate /test_cpu_if/*
run 4000ns

看了报警信息之后,原来是工程目录中有空格diamond projects,modelsim寻找的目录为diamond,而不是diamond projects;

 

解决办法有二个:

第一:把目录中的空格去掉,修改为diamond_projects

第二:把整个文件的地址用大括号括起来,如下所示

 

vlog {D:/diamond projects/cpu_if/src/cpu_if.v}
vlog {D:/diamond projects/cpu_if/testbeach/test_cpu_if.v}

 

 

 

 

 

Android 性能之 Game Mode 本文的目的是介绍 AOSP Game Mode 功能。Game Mode 功能的核心是系统服务 GameManagerService,在本文中用 GMS 指代 GameManagerService。在 API 26 之后,应用开发者可以通过将应用的 category 属性设置为 "game",使系统(即 GMS)能够将该应用识别为 "游戏"。GMS 定义了 4 种 game mode,即 1|2|3|4|standard|performance|battery|custom; 阅读详情

相关推荐

深入浅出ISP:用RKISP2.x Tuner工具理解AWB、AE、HDR等核心模块的实战调参

本文深入解析RKISP2.x Tuner工具在ISP图像处理中的实战应用,重点探讨AWB、AE、HDR等核心模块的调参技巧。通过环境搭建、调试工具使用和实际案例,帮助开发者掌握如何在不同光照条件下优化图像质量,实现精准的白平衡、曝光控制和动态范围处理。

weixin_26802933的博客 486

Vivado Error: (vlog-7) Failed to open design unit file

Error: (vlog-7) Failed to open design unit file 问题 现象 vivado无法调用外部仿真工具,提示错误:Error: (vlog-7) Failed to open design unit file 原因 文件路径名称过长 解决办法 将工程移动到根文件夹

vigorlogos的博客 2922

全网最详细Seurat v5 流程复现(拿来即用)

本文是基于seurat v5版本的教程复现,主要依据来源于官网seurat v5建议大家有时间的话可以去官网进行详细阅读学习!本节内容在之前seurat v4的教程都很多都有提到,文章所用到的数据及代码已经给各位放在这里了,有需要自取!请点击这里哦提取码:bui1。

ZxVSaccount的博客 1万+

Modelsim仿真时报错Error (vlog-7) Failed to open design unit file XXXXX in read mode的解决

Modelsim仿真时报错Error (vlog-7) Failed to open design unit file XXXXX in read mode的解决。

YprgDay的博客(Yuan make progress everyday) 3591

STM32CubeMx + FatFs 实战:SD卡DMA传输中断回调问题深度解析

本文深度解析了在STM32CubeMx环境下,结合FatFs文件系统并使用DMA进行SD卡读写时,程序可能出现的“卡死”问题。核心原因在于HAL库的弱函数回调机制未被正确处理,导致DMA传输完成中断后,状态机锁死。文章提供了两种实战修复方案:直接修改HAL库文件或在用户代码中重写回调函数,并给出了关键的配置检查点与调试技巧,帮助开发者彻底解决SD卡DMA传输中断回调失效的难题。

weixin_29176179的博客 330

国宇测试盒GH7009 SPI读操作全解析:从接线到代码实现的避坑指南

本文详细解析了国宇GH7009测试盒进行SPI读操作的完整流程与避坑要点。重点阐述了硬件连接中IO2时序控制引脚的关键作用,提供了从接线方案、电源处理到上位机代码实现的实战指南,并针对常见的数据不稳定、特定寄存器读取失败等问题给出了具体解决方案。

dapp9builder的博客 223

Vivado Error: (vlog-7) Failed to open design unit file “......“

Error: (vlog-7) Failed to open design unit file … 问题 现象 vivado无法调用modelsim仿真工具,提示错误:Error: (vlog-7) Failed to open design unit file “…” 原因 文件路径名称过长 解决办法 1.将工程移动到根文件夹。 2.将工程中无法打开的文件所在的路径变短,例如:无法打开的是某个IP核下的文件,则把IP核的名字改短。 ...

axiba233的博客 5966

Modelsim安装教程以及管理员身份运行patch_dll.bat时找不到文件mgls.dll的解决

Modesim安装教程 Modesim版本有很多,但是安装方式大都相同,我们以modesim.10.5为例,电脑使用的是win10 64位,讲一下安装过程中的步骤以及出现问题的解决方法 一 安装 1.首先解压安装包,在解压的安装包内选择应用程序,右键选择管理员运行。 2.稍等一会,有的电脑会弹出是否允许modesim进行更改,选择 是 即可,然后出现下面的界面,点击下一步。 3.弹出此界面选择安装路径,选择安装路径,我是在D盘新建的文件夹,直接把文件夹中的路径复制在框内。文件夹名称切记不要带中文 4.

weixin_48564372的博客 1万+

** Error: (vlog-7) Failed to open design unit file “ “ in read mode.

Modelsim error;Failed to open design unit file " " in read mode.

UKR_FPGA_LY的博客 2381

AD/Protel老手才知道的PCB过孔查看技巧:3分钟分清通孔、盲孔和埋孔

本文为PCB设计工程师提供了在Altium Designer/Protel中快速鉴别通孔、盲孔和埋孔的实用技巧。通过层叠管理器、高级筛选工具和实战五步法,帮助用户在3分钟内精准识别过孔类型,提升设计效率和电路性能。特别适合处理高密度HDI板卡中的复杂过孔布局。

weixin_29164497的博客 571

Whisper 模型在嘈杂环境中的表现:降噪与增强技术

本报告系统分析了OpenAI Whisper模型在嘈杂环境中的表现机制,重点揭示其内在降噪能力的技术边界,并结合语音增强(SE)、时频分析等前沿技术提出优化方案。内容覆盖从基础概念(如噪声类型对ASR的影响)到理论框架(模型架构与数学形式化),再到实际应用(端到端部署策略)的全链路分析,同时通过案例研究与可视化工具(如梅尔频谱对比图)降低复杂概念的认知门槛。核心结论指出:Whisper的多语言预训练虽提升了泛化性,但在低信噪比(SNR<5dB)场景下需结合前端降噪或联合训练技术以突破性能瓶颈。

AI 原生应用开发的博客 488

Verilog 错误

# ** Error: (vlog-7) Failed to open design unit file "F:/FPGAPro/plus_counter_1/tb/plus_counter_1_tb.v" in read mode. # No such file or directory. (errno = ENOENT) # End time: 00:44:36 on Oct 25,2022, Elapsed time: 0:00:00 # Errors: 1, Warnings: 0

qq_36632604的博客 1040

面向 Cloud Foundry、ABAP On-Prem 与 ABAP Cloud 的 SAP Fiori 开发全景:工具、流程与实战案例

SAP Fiori开发实战:基于BAS的一站式工程化方法 摘要: 本文系统梳理SAP Business Application Studio(BAS)在Fiori开发中的核心能力,提供三种典型后端(Cloud Foundry/ABAP On-Prem/ABAP Cloud)的对接方案。BAS通过预置Fiori Tools套件、MTA部署工具等扩展,支持从模板创建、可视化建模到构建部署的全流程。文章包含CAP+RAP服务对接、ABAP标准应用扩展等实战案例,重点解析注解驱动开发、Adaptation Proj

2007 年 ~ 2025 年,深耕 SAP 技术 18 年 253

在进行vivado和modelsim联合仿真时,出现Error: (vlog-7) Failed to open design unit file “../xx.v“ in read mode.

解决方法: 工程路径太长了,可以减少工程目录。如果还是不能解决问题,只能说明你减少的目录层太少了。

qq_28319377的博客 995

android 蓝牙通讯demo

android 下蓝牙通讯demo,实现了发现蓝牙,使能蓝牙,通过蓝牙发送消息。

TMS_WebGMaps_1.9.8.0_Full_Source

TMS_WebGMaps_1.9.8.0_Full_Source 全源码 delphi cbuilder

Error: (vlog-7) Failed to open design unit file “d:

Error: (vlog-7) Failed to open design unit file"d:A_2021IC_IEContestFPGALIU22_ethernet_testethernet_testsourceimportssrcutil_gmii_to_rgmii.v" in read mode.

Mr_liu_666的博客 2898

OV9734 DATASHEET,完整规格书

OV9734完整规格书,包括电气参数,尺寸规格,寄存器配置表等

Error: (vlog-7) Failed to open design unit file “d:/ethe

看起来是文件占用或者是命名错误,而事实上,这个就是单纯的找不到文件而已——多半是你给的路径不对,或者是.v文件没有后缀之类的小问题。

Mr_liu_666的博客 2296

Camera2Demo

在Camera2 的基础上进行封装,使得Camera2一堆初始化逻辑与Activity分离,降低耦合度,完成预览拍照并保存的操作

altera 与modesim 仿真问题

Warning: (vsim-3534) [FOFIR] - Failed to open file "../ram_16x32.mif" for reading. # # No such file or directory. (errno = ENOENT) : ./altera_mf/altera_mf.v(187) # Time: 0 ps Iteration: 0 Instance: /tb_spi/u_ex_spi/u_ip_ram/altsyncram_component # ...

qq_45836261的博客 1277

modelsim常见错误

1. Error: (vlog-7) Failed to open design unit file "D:/Xilinx/verilog/src/glbl.v" in read mode求解决  错误提示很清楚了,就是没法读到这个路径下的文件“D:/Xilinx/verilog/src/glbl.v”去这个目录下,把这个文件拷出来,自己建一个目录,重新建一个工程。如果还不行,确认一下,glbl....

weixin_33681778的博客 2607

VSCode联合ModelSim配置Verilog环境遇到Error: (vlog-7) Failed to open ini file “modelsim.ini“ in read mode报错解决

VSCode联合ModelSim配置Verilog环境遇到Error: (vlog-7) Failed to open ini file "modelsim.ini" in read mode报错解决

m0_62785585的博客 2151

Quartus与modelsim联合仿真报错--Fatal error in Process MEMORY

ROM初始化存储文件路径问题 工程联合仿真时出现下列错误。 # ** Error: (vsim-7) Failed to open VHDL file "./VHDL/ROM_WAVE/hann_sin60k.mif" in rb mode. # # No such file or directory. (errno = ENOENT) # Time: 0 ps Iteration: 0 Instance: /siggen_vhd_tst/i1/R1/altsyncram_component #

weixin_38974768的博客 2200

Error:Failed to open design unit file “prj/ip_core/fir.vo“ in read mode.

发现工程里根本就没有fir.vo这个文件,添加一个空的文件fir.vo仿真通过。

qq_49959714的博客 381

Modelsim仿真Altera的ROM时输出一直为0,并且modelsim报错Failed to open file

刚刚在仿真ROM输出的时候,建立工程并且在分析与综合后无错误无警告,并且在mif文件的位宽和深度与I核4设置正确的情况下,出现以下情况 也即是在时钟和地址都争取的情况下,ROM输出一直是0 然后查看modelsim编译结果发现出现以下报错 查看Memory,发现相应的ROM里全是0,确实没初始化数据。 然后去查找小梅哥视频教程,发现他的一次成功,而区别就是他把mif文件直接放在了工...

Xiaomo 2695

在Quartus中调用Modelesim时仿真出现“Error:Failed to find design unit work“可能的解决方法

在学习FPGA的过程中,我发现利用Modelsim仿真无法自动显示波形,出现了如下图报错: 经过分析发现是文件名出现的问题,故对症下药如下图: 需要注意的是画红圈部分的内容是需要保持一致的。 ...

bingkuoluo的博客 5226

[原]modelsim仿真altera ip核出现"Failed to open file xxx.hex" for reading

将相关.hex文件复制到modelsim的仿真工作目录下即可。 转载于:https://www.cnblogs.com/tubujia/p/11320102.html

ddk43521的博客 1653

quartus中与modelsim进行联合仿真出现错误error:(vopt-13130)failed to find design unit****

在使用modelsim进行仿真中经常出现一些未知的错误,有些错误可能只是一些简单的一个空格,一个字符就会让人摸不到头脑。就拿我自己举例子,经常会遇到如标题类似的错误如下图1 出现错误的原因百分之八十是名称的错误,就拿我这个例子来说,显示找不到这个模块,我当时还很困惑,首先就根据出现这个名字的几个地方去找 1.找编写的测试代码,文件刚开始的名称是否出错,如下图2所示 可以看出这个地方与仿真出错的地方名称不一致,我要编写的名称为tb_uart_sdram但是modelsim中提示的错误时找不到tb_uart_

weixin_48564372的博客 9678

modesim仿真没有波形—Error: Failed to find design unit work.

今天初次尝试Quartus与modesimd联仿就遇到了问题, modesim成功打开后发现没有波形出现 查看下方Transcript有如下报错: 有木有发现这两个名字不一样,打开Library中的work如下: 这说明我的benchtest文件起名叫 `bt.v` ;那tb是怎么回事呢 折腾一阵后发现Quartus设置BenchTest的地方Assignments ==> se...

qq_40964256的博客 6295
上一篇: 安装VirtualBox虚拟网卡并任意修改其物理地址(MAC)
下一篇: Verilog $random用法 随机数
马中马
博客等级 码龄18年 112粉丝 26原创
评论 3
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值