HLS和 VITIS在使用上的区别？

HLS ：
用C/CPP 语言写好一个函数，或者一个写多个函数，封装进一个函数里面，将这个函数进行 c 仿真，c 综合， 联合仿真，进行最佳的优化（主要是延时），最终导出verilog /vhdl 的 IP 核，是IP 核，IP 核，IP 核，重要的事情说3遍，然后将这个IP 核 导入vivado , 像普通IP 一样使用。本质上是把C 语言变成verilog /vhdl ，最终在vivado 使用。要固化的话，是在vivado 固化。

vitis:
用verilog /vhdl 写好某一个模块，封装进 MicroBlaze 的Processing System，添上必要的 IP ,
生成 BIT 流文件,导出包含硬件信息的 xsa 文件。
启动 Vitis，把这个xsa 文件导入到vitis 的工程，最终会变成应用工程里面的一个函数，没错，变成一个函数。要固化的话，是在vitis 固化。vitis 编写嵌入式代码和用嵌入式软件（比如：keil /css）编写嵌入式代码的区别：vitis 编写嵌入式代码的时候，vivado 已经把管脚约束写好了，嵌入式软件（比如：keil /css）编写嵌入式代码，需要在C/CPP 语言里面进行管脚约束。