浅谈DPDK的Cache和内存优化点

一. 概念

南桥：系统I/O芯片（SI/O）：主要管理中低速外部设备；集成了中断控制器、DMA控制器、PCI网卡等。

北桥：系统控制芯片，主要负责CPU与内存、CPU与PCI-E之间的通信。掌控项目多为高速设备，如：CPU、Host Bus。后期北桥集成了内存控制器、Cache高速控制器。

NUMA系统（Non-Uniform Memory Architecture，非一致性内存架构）：一种用于多处理器的电脑记忆体设计，内存访问时间取决于处理器的内存位置。 在NUMA下，处理器访问它自己的本地存储器的速度比非本地存储器（存储器的地方到另一个处理器之间共享的处理器或存储器）快一些。下图是至强E5-2400处理器架构图。

Cache:位于CPU和主存之间的一个高速小存储容量的存储器。目的是为了匹配处理器和内存之间存在的巨大的速度鸿沟。

TLB(Translation Lookaside Buffer)：转换检测缓冲区是一个内存管理单元,用于改进虚拟地址到物理地址转换速度的缓存。

Cache预取：分为硬件预取、软件预取。将数据和指令提前放入到Cache行中。

Cache 一致性：多个核共享数据结构时，缓存到Cache中的内容不一致。

MESI协议：解决Cache line一致性问题，修改（Modified）\独占（Exclusive）\共享（Shared）\失效（Invaild&