一种基于FPGA有限状态机思想的RS485 C底层驱动

基于MODBUS RTU的有限状态机

支持标准MODBUS RTU及MODBUS RTU相关变种的有限状态机

#define EN_485TX()   GPIO_SetBits(GPIOA,GPIO_Pin_1)
#define DIS_485TX()  GPIO_ResetBits(GPIOA,GPIO_Pin_1)

void uart2_init(u32 bound){
  //GPIO端口设置
  GPIO_InitTypeDef GPIO_InitStructure;
USART_InitTypeDef USART_InitStructure;
NVIC_InitTypeDef NVIC_InitStructure;
 
RCC_APB1PeriphClockCmd(RCC_APB1Periph_USART2, ENABLE);
RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE);//使能USART2,GPIOA时钟
  
  //USART2_EN   GPIOA.1
  GPIO_InitStructure.GPIO_Pin = GPIO_Pin_1; //PA.1
  GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
  GPIO_InitStructure.GPIO_Mode = GPIO_Mode_Out_PP; //复用推挽输出
  GPIO_Init(GPIOA, &GPIO_InitStructure);//初始化GPIOA.1
  
//USART2_TX   GPIOA.2
  GPIO_InitStructure.GPIO_Pin = GPIO_Pin_2; //PA.2
  GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
  GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP; //复用推挽输出
  GPIO_Init(GPIOA, &GPIO_InitStructure);//初始化GPIOA.2
   
  //USART2_RX  GPIOA.3初始化
  GPIO_InitStructure.GPIO_Pin = GPIO_Pin_3;//PA3
  //GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
  GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN_FLOATING;//浮空输入
  GPIO_Init(GPIOA, &GPIO_InitStructure);//初始化GPIOA.3  


  //Usart1 NVIC 配置
  NVIC_InitStructure.NVIC_IRQChannel = USART2_IRQn;
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority=0 ;//抢占优先级1
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 2;//子优先级3
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;//IRQ通道使能
NVIC_Init(&NVIC_InitStructure);//根据指定的参数初始化VIC寄存器
  
  //USART 初始化设置
USART_InitStructure.USART_BaudRate = bound;//串口波特率
USART_InitStructure.USART_WordLength = USART_WordLength_8b;//字长为8位数据格式
USART_InitStructure.USART_StopBits = USART_StopBits_1;//一个停止位
USART_InitStructure.USART_Parity = USART_Parity_No;//无奇偶校验位
USART_InitStructure.USART_HardwareFlowControl = USART_HardwareFlowControl_None;//无硬件数据流控制
USART_InitStructure.USART_Mode = USART_Mode_Rx | USART_Mode_Tx;//收发模式


  USART_Init(USART2, &USART_InitStructure); //初始化串口2
  USART_ITConfig(USART2, USART_IT_RXNE, ENABLE);//开启串口接受中断
  USART_Cmd(USART2, ENABLE);                    //使能串口2 
USART_ClearFlag(USART2, USART_FLAG_TC);
DIS_485TX(); //接收模式
USART_GetFlagStatus(USART2,USART_FLAG_TC);//防止串口丢失第一个数据
// EN_485TX();
}



void USART2_IRQHandler(void)                 //串口2中断服务程序
{
 u8 u8Temp;
 /*****************发送中断************************************/
 if (USART_GetITStatus(USART2, USART_IT_TC) == SET)
 { 
  if(TX2_cn == TX2_no)
  {
  DIS_485TX();
  USART_ITConfig(USART2, USART_IT_TC, DISABLE);
   USART_ITConfig(USART2, USART_IT_RXNE, ENABLE);
   u8Uart2_FSM = U_FSM_ADR;
  }
  else
  {
  u8Temp = TX2_buff[TX2_cn++];
  USART2->DR = (u16)u8Temp;
  }
 }
 
 /******************接收中断*************************************/
 if (USART_GetITStatus(USART2, USART_IT_RXNE) == SET)
 {
//  GPIOB->ODR^= GPIO_Pin_9;
  u8Temp = (u8)USART2->DR;
  switch(u8Uart2_FSM)
  {
   
   case U_FSM_ADR:   //地址
   {
if(u8Temp == local_info.id)
{
RX2_buff[0] = u8Temp;
  u8Uart2_FSM = U_FSM_COM;
}
break;
 }
   
   case U_FSM_COM:     //支持的功能码
   {
RX2_buff[1] = u8Temp;
if((u8Temp == 0x03)||(u8Temp == 0x04) || (u8Temp == 0x06))  //
{
RX2_no = 8;  //接收个数 
RX2_cn = 2; //接收计数器
u8Uart2_FSM = U_FSM_DTA; //开始接受数据
}
      else if(u8Temp == 0x10) //
{
RX2_cn = 2; //接收计数器
u8Uart2_FSM = U_FSM_NUM;
}
    break;
}
   
   case U_FSM_NUM: //0x10功能码数据长度
   {
    RX2_buff[RX2_cn++] = u8Temp;
if(RX2_cn == 7)
{
RX2_no = u8Temp+9;//有效数据+字节本身+CRC+固定长度
if(RX2_no >= 255) RX2_no = 255; 
// RX2_cn = 7;
u8Uart2_FSM = U_FSM_DTA; //开始接受数据
}
break;
}
 
   case U_FSM_DTA:
   {
    RX2_buff[RX2_cn++] = u8Temp;
    if(RX2_no == RX2_cn)                 //数据接收完毕
   
    u8Uart2_FSM = U_FSM_IDLE;  
USART_ITConfig(USART2, USART_IT_RXNE, DISABLE);  //一帧数据收完,不再接受数据
    u8U2RX_OK =1;//置一帧数据接收完标志
    }
  break; 
   }
   default:{u8Uart2_FSM = U_FSM_ADR; USART_ITConfig(USART2, USART_IT_RXNE, DISABLE);break;}
  }
 }

经在多个产品长期测试稳定





<think>好的,用户想要设计一个基于FPGA的汽车尾灯控制器的整体设计图和系统架构。首先,我需要确定汽车尾灯的基本功能,比如转向灯、刹车灯、示宽灯等,以及它们的控制逻辑。然后,考虑如何将这些功能模块化,并映射到FPGA的硬件结构中。 根据AUTOSAR的分层架构理念[^2],可能需要将系统分为应用层、硬件抽象层和底层驱动。应用层处理控制逻辑,比如检测转向信号、刹车信号等;硬件抽象层负责将这些逻辑转化为具体的硬件操作;底层驱动则直接控制FPGA的I/O端口,连接LED灯。 接下来,需要考虑FPGA的设计流程,包括使用硬件描述语言(如Verilog或VHDL)编写各个模块,然后进行综合、布局布线和仿真验证。通信总线部分可能涉及CAN或LIN总线,用于接收来自车辆其他系统的信号,比如转向灯信号由方向盘控制单元通过CAN总线发送[^1]。 另外,要确保系统的实时性和可靠性,比如刹车灯的响应时间必须非常短,不能有延迟。可能需要使用状态机来实现不同的灯光模式,比如转向灯的闪烁频率通常为1-2Hz,而紧急双闪灯可能需要更高的频率。 还需要考虑电源管理,确保FPGA和外围电路在汽车电源波动下稳定工作。可能需要加入滤波电路和电压调节模块。同时,保护措施如过压保护、短路保护也是必要的,防止损坏FPGA或LED组件。 最后,整体设计图需要包括各个模块的连接方式,信号流向,以及FPGA与车辆其他控制系统的接口。系统架构图应展示分层结构,从应用层到硬件驱动层,以及与外设和总线的连接。可能需要参考现有的汽车电子控制单元(ECU)设计,结合FPGA的可编程特性进行优化[^1][^2]。</think>### FPGA汽车尾灯控制器系统架构设计 #### 一、系统架构分层设计 根据AUTOSAR分层理念[^2],系统分为三层: 1. **应用控制层** - 信号解析模块:处理CAN总线输入的转向/刹车信号[^1] - 模式状态机:实现$5种灯光模式$(转向/刹车/应急/示宽/故障) - 频率发生器:生成$1Hz \pm 10\%$标准闪烁频率 2. **硬件抽象层** ```verilog module LightControl( input clk, input [3:0] sensor, output reg [5:0] leds ); // 状态机实现代码 endmodule ``` 3. **物理驱动层** - LED驱动电路:采用PWM调光,占空比$D=\frac{T_{on}}{T} \times 100\%$ - CAN总线接口:符合ISO 11898标准 #### 二、关键模块设计 $$ \begin{cases} I_{LED} = \frac{V_{CC}-V_F}{R} & \text{恒流驱动方程} \\ f_{blink} = \frac{1}{2^{N} \cdot T_{clk}} & \text{分频计算公式} \end{cases} $$ #### 三、系统架构图示意 ``` [车辆CAN总线] ←RS485→ [FPGA核心] ↑ | | (AXI4总线) ↓ | [传感器] → SPI → [IO扩展] → [LED阵列] ``` #### 四、设计验证指标 1. 响应延迟:$t_{response} \leq 50ms$ 2. 功耗指标:待机功耗$P_{standby} < 100mW$ 3. 温度范围:$-40^\circ C \sim 125^\circ C$ 相关问题
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值