[vcs] seed 產生

最新推荐文章于 2025-05-17 11:02:33 发布
转载 最新推荐文章于 2025-05-17 11:02:33 发布 · 8.3k 阅读 · 47

本文探讨了VCS仿真中随机种子设置的常见误区，如使用递增或年月日时分秒作为种子，这些方法可能导致随机数变化不显著，影响验证效果。推荐使用强随机数生成器或VCS内置的+ntb_random_seed_automatic选项，确保每次测试的随机性，提高验证质量。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

testbench一切随机变量都是和vcs的 +ntb_random_seed 变量相关。这个option的值相当于所有random var的种子，有几种比较差的做法：
1. 从一个固定数开始递增或递增， 这样，seed之间相差不大，testbench中的随机数其实变化不是特别大，所以达不到很随机去验证的目的。如果有10个rand int var， seed =1 和seed = 2两次仿真的结束可能只有一个 var不一样，而且还是相差不大
2.使用年月日时分秒，和1有同样的问题。


比较好的做法

  • 每一个seed都是随机产生的，来保证每一次测试都足够random，如在makefile中产生强随机数
SEED=$(shell head -4 /dev/urandom | od -N 4 -D -A n |awk '{gsub(/ /,"")}1')

+ntb_random_seed=${SEED}
  • vcs提供 +ntb_random_seed_automatic

+ntb_random_seed_automatic


Picks a unique value to supply as the first seed used by a testbench. The value is determined by combining the time of day, host name and process id. This ensures that no two simulations have the same starting seed.
The +ntb_random_seed_automatic seed appears in both the simulation log and the coverage report.

When you enter both +ntb_random_seed_automatic and +ntb_random_seed,  VCS MX displays a warning message and uses the +ntb_random_seed value.
 

vcs仿真
柒年
10-04 3289
首先介绍VCS VCS：verilog compile simulation VCS 运行有两种方式，交互模式（interactive model），一种是批处理模式（batch mode）。交互模式带gui跑，调试方便，显示更直观。做回归时候，当只关心case跑完结果情况时，就可以采用批处理模式了。 编译步骤 参考手册，vcs user guide 使用vcs仿真，分以下步骤： 编译（compiling the design），编译rtl code，生成可执行文件*simv 仿真（simulating
【芯片前端】以vcs编译环境为例做一个适用于芯片前端的极简版Makefile实操教程
moon9999的博客
01-22 3222
前言 Makefile有一个经典教程，相信大部分人认识和学习Makefile都是通过这篇文章入手的： 跟我一起写 Makefile —— 陈皓 不过之前和朋友聊，觉得这篇文章虽然接近完美但是篇幅还是有些长，导致我们很难静下心来攻克，同时这篇教程以c语言编译环境为基础讲解，实际上比硅农常用的编译环境还是要复杂些的； 综上所述就是，我们用不了这么多，那么不如做一个极简版硅农专用的Makefile教程，本文内除vcs相关的内容外，基本所有信息均可以在上文中查阅（因此有引用部分就不在单独标注），属于n手资料
验证中的随机种子（seed），VCS
Leo ICer的博客
10-13 4443
【代码】验证中的随机种子（seed），VCS。
vcs随机化的使用
sxlwzl的专栏
05-12 3184
1，传递seed module top(); initial begin int test_args1; int seed; $value$plusargs("seed=%d",seed); test_args1 = $urandom(seed); $display("test_args1 = %d", test_args1); $finish;
Testbench编写常用语法
最新发布
qq_41922317的博客
05-17 990
例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
#VCS# 关于VCS 编译选项：+vcs+initreg+random的理解（1）掌握要点
那么菜的博客
01-23 1万+
对于编译选项+vcs+initreg+random 的，突发奇想的想测试一下，它到底是一个什么东西。 主要是看到一篇介绍博客，里面牵涉到该选项，但是博主介绍的并不彻底，今天，利用周末的时间，做个小实验，研究一下到底怎么运作的。 我们先给出一个最简单的例子： `timescale 1ns/1ps import uvm_pkg::*; module tb_top(); reg clk,rst; initial begin clk = 0; forever #5 clk = ~ clk; end
linux 系统时间date vcs根据时间产生随机种子
qq_42135020的博客
03-20 1742
首先介绍时间date，再介绍如何根据时间产生随机种子。
CTF中的伪随机数
wo41ge的博客
11-13 1294
主要考察两个函数 mt_srand() mt_rand mt_rand()函数的默认范围是0到mt_getrandmax()之间的伪随机数 有这么多 存在漏洞 相同的种子生成的随机数是相同的 推荐一个工具 看这里 所以 漏洞来了 知道种子后，可以确定输出伪随机数的序列。 知道随机数序列，可以确定种子。 ...
SystemVerilog课程笔记(十一)
weixin_45774715的博客
01-01 767
跟着路桑学验证，SystemVerilog课程笔记
VCS 仿真FLOW经验总结
qq_41289491的博客
04-08 826
然后从这个顶层module开始，把一个个instance连接起来，如果遇到无法识别的instance， 就去我们别的库里找这个instance的模块定义 ，如果还是找不到的话就报错。在该阶段，使用解析过程中产生的立即文件建立实例层次和产生二进制执行文件simv.这个执行问间simv后面会用来进行仿真。上面这两句的作用是在我们没有用-work logic_lib选项时，把生成的库直接放在./work文件下。对使用的语言进行解析，主要是对文件的语法进行检测，然后产生中间文件。这种语法将两者映射起来。
VCS +vcs+initreg使用经验汇总
develop2006的博客
05-18 1万+
initreg功能的目的 初始化操作只是针对Verilog代码，这个功能的目的在于减少门级仿真时初始化的时间，避免门级仿真时X的传播，导致逻辑行为异常。 常用选项 Compile time: +vcs+initreg+random +vcs+initreg+config+initfile Runtime: +vcs+initreg+0/1/random/seed +vcs+initreg+config+initfile +vcs+initreg+random模式 | | | |–|–| | |.
解决Go中使用seed得到相同随机数的问题
01-03
1. 重复的随机数 废话不多说，首先我们来看使用seed的一个很神奇的现象。 func main() { for i := 0; i < 5; i++ { rand.Seed(time.Now().Unix()) fmt.Println(rand.Intn(100)) } } // 结果如下 // 90 // 90 // 90 // 90 // 90 可能不熟悉seed用法的看到这里会很疑惑，我不是都用了seed吗？为何我随机出来的数字都是一样的？不应该每次都不一样吗？ 可能会有人说是你数据的样本空间太小了，OK，我们加大样本空间到10w再试试。 func main(
VCS命令详解(二):仿真命令
Ky
12-26 1万+
-a <文件名> 指定将模拟中的所有消息追加到指定文件中文本的底部，以及将这些消息显示到标准输出。 -assert <关键字参数> 关键字参数及其作用如下： dumpoff 在仿真过程中，禁止在VPD文件中转储SVA信息。 filter 阻止报告琐碎的SystemVerilog断言含义成功。当隐含构造仅由于前提条件（先验）部分为假（因此不检查结果部分）而成功注册时，就会发生这些情况。使用此选项，报告仅显示整个表达式匹配的成功。 finish_maxfail = 如果任何断言的Sys
VCS
ahr7882的博客
02-26 4796
timing check相关的， 　　　　+notimingcheck命令，可以用在compile时，也可以用在run time的时候， 　　　　　　都是将检查timing的系统函数，都disable掉了， 　　　　　　加在compile的时候，不会编译到worklib中，速度可快，可以测试gate env； 　　　　　　setuphold，recrem指定的delay sign...
关于SystemVerilog中的随机化问题
seabeam的专栏
05-07 1万+
只是一些很初级的经验。 在SV中写随机测试环境的时候，往往有随机路径的需求，就会用到randcase等语句。刚使用的时候会发现，假如randcase只使用了一次，那么每次编译完成以后，怎么都是同一条路径呢？不应该是每次都随机的吗？ 其实随机数这个概念，对于大多数环境，MATLAB也好，VS也好，SV里的PRNG也一样，产生的都是伪随机数。在这里这个P已经暴露了。什么叫伪随机数呢？就是说这个随机
Makefile中常用vcs仿真命令及含义
热门推荐
Mr.翟的博客
06-26 1万+
文章目录一、编译常用-sverilog —— 编译支持SystemVerilog语法+v2k —— 编译支持Verilog—2001语法-timescale=/ —— 添加仿真时间单位、精度；-debug —— （对应TB中的$vcdpluson加载波形函数）使能DVE、VERDI波形调试和UCLI命令行调试等；-debug_all —— 使能所有的debug调试功能；-debug_pp —— 同-debug_all，但是更加节约资源；-ntb_opts —— 常用参数uvm，-ntb_opts uv
SV练习--随机化的约束种类（8/29）
创芯人--fly的博客
08-29 696
随机约束基本练习，涉及到assert断言以及随机种子的理解
随机化之坑——你想要的随机VS真正的随机
分享记录一下工作中遇到的相关知识
06-13 242
所以上面code的结果c只有两种值：8{a}或者0，因为8次instance对应的my_lib的随机值都是一样的，要想8次随机完全独立不一样，需要把$urandom_range改成$random,不过这样会引入另外一个，$random每次都是从RNG0开始随机，并且随机序列一样，这样就会导致regression的结果都是一样，不受seed控制，需要把随机seed带入，并且在一开始0时刻调用一次$random(rand_seed)来改变随机序列。但是缺省情况下是从seed=0开始随机。
verilog覆盖率vcs
01-01
### 如何在VCS中实现和优化Verilog代码覆盖率 #### 编译阶段配置覆盖范围选项 为了使VCS能够收集代码覆盖率，在编译过程中应当添加特定的开关来启用这一特性。通过指定`+vcs+lic+fullcov`以及`-cm line+cond+fsm+branch+assert`这样的参数可以激活不同类型的覆盖率分析，其中包含了行覆盖率、条件分支覆盖率、有限状态机转换覆盖率等[^1]。 ```bash vcs -R +vcs+lic+fullcov -cm line+cond+fsm+branch+assert my_design.sv ``` #### 运行仿真并生成覆盖率数据文件 当执行仿真的时候，应该确保使用了正确的运行模式以便于创建`.vdb`格式的数据存储文件用于后续处理。这可以通过向启动脚本传递额外参数完成，比如设置环境变量或者直接修改Makefile中的目标规则以包含必要的标志位如`ccov=on`[^2]。 ```bash export VCS_COVERAGE_DIR=./coverage_results ./simv +UVM_TESTNAME=test_name +ntb_random_seed=-1 ``` #### 查看与评估覆盖率报告 一旦完成了模拟过程，则可利用DVE工具加载由之前步骤产生的.vdb文档来进行直观化的浏览。此外还可以借助命令行实用程序导出HTML形式的结果页面供进一步审查之用： ```bash vcov_vcd -dir $VCS_COVERAGE_DIR -output coverage_report.html xdg-open coverage_report.html & ``` #### 提升覆盖率的方法建议 针对较低水平的功能或语句覆盖度量值，考虑采取如下措施改进设计质量： - **增强测试激励强度**：构建更加全面详尽的输入序列集尽可能触及更多边界情况； - **引入随机化验证手段**：采用约束随机生成技术自动生成多样性的场景组合从而扩大探索空间； - **细化断言声明逻辑**：增加关键路径上的假设前提及预期行为描述有助于发现潜在缺陷位置；
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值