新型RC4硬件:实现每时钟周期生成一字节密钥流
在当今的信息安全领域,RC4算法作为一种广泛使用的流密码算法,其硬件实现的效率一直是研究的重点。本文将介绍一种新型的RC4硬件架构,该架构能够在每时钟周期生成一字节密钥流,显著提高了RC4算法的硬件实现效率。
1. 脉冲与锁存器的工作原理
在RC4硬件中,脉冲和锁存器的工作与脉冲的边缘相关。具体来说,锁存器在脉冲的上升沿加载数据,在下降沿释放数据。所有的读取、交换和递增操作都在时钟脉冲的下降沿进行。通过观察可以发现,输出的前两个字节Z1、Z2在第三个时钟周期φ3结束时获得,接下来的两个字节Z3、Z4在第五个时钟周期φ5结束时获得。
2. PRGA阶段的完整电路
PRGA(Pseudo-Random Generation Algorithm)阶段是RC4算法中生成密钥流的重要阶段。其完整电路如图7所示。在该电路中,Li表示由φ2n+i的下降沿操作的锁存器,其中n ≥ 0。例如,标记为L1的锁存器(共四个)在φ1、φ3、φ5等周期的下降沿释放,标记为L2的锁存器(共八个)在φ2、φ4、φ6等周期的下降沿释放。
定理1 :如图7所示的RC4 PRGA阶段硬件,在初始延迟两个时钟周期后,能够实现每时钟周期生成一字节密钥流。
证明 :
- 设图7所示的PRGA电路阶段为第n阶段,该阶段实际上表示模型的第n次迭代,会产生输出字节Zn+1和Zn+2。
- 第一个模块(电路1)在φn的下降沿操作,将in递增为in+1和in+2。
- 在φn+1周期,电路2的组合部分开始工作,生成jn+1和j
超级会员免费看
订阅专栏 解锁全文

被折叠的 条评论
为什么被折叠?



