【RISC-V设计-05】- RISC-V处理器设计K0A之GPR

原创 已于 2024-08-05 21:11:58 修改 · 904 阅读 · 9 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#risc-v

于 2024-08-05 20:57:13 首次发布

【RISC-V设计-05】- RISC-V处理器设计K0A之GPR

文章目录

1.简介

通用寄存器（General Purpose Register）是处理器设计中的重要组成部分，在数据处理和指令执行过程中发挥着关键作用，对于计算机系统的整体性能和效率有着至关重要的影响。通用寄存器用于传送和暂存数据，也可参与算术逻辑运算，并保存运算结果。本模块内含有15个32bit的寄存器，一个写操作端口，两个读操作端口，读写可同时操作。

2.设计顶层

3.内部结构

4.端口说明

序号 端口 方向 位宽 说明
1 core_clk input 1 内核时钟
2 idu2gpr_we input 1 通用寄存器组写使能，高有效
3 idu2gpr_waddr input 4 通用寄存器组写地址
4 idu2gpr_wdata input 32 通用寄存器组写数据
5 idu2gpr_raddr1 input 4 通用寄存器组读地址1
6 gpr2idu_rdata1 output
最低0.47元/天 解锁文章

200万优质内容无限畅学
7. 自制操作系统: risc-v 通用寄存器
Do one thing at a time, and do well.
03-07 3277
RISC-V基础ISA由31个用于保存整数值的通用寄存器x1-x31组成。寄存器x0固定连接到常数0。还有一个额外的用户可见程序计数器pc寄存器，它保存当前指令的地址。RISC-V没有定义一个特定的子例程返回地址链接寄存器，但它确实建议标准软件调用约定应该使用寄存器x1来存储调用的返回地址。这些寄存器的宽度由使用的RISC-V基变量定义。也就是说，对于RV32，寄存器是32位宽，对于RV64，寄存器是64位宽 调用惯例 在传统的RISC-V软件中，堆栈向下增长，堆栈指针总是16字节对齐。
【RISC-V】寄存器及 PCS(过程调用标准)
tyustli
07-11 2095
为了确保函数的正确执行，需要保存这些寄存器的值，以便在函数执行完毕后能够恢复调用者原来的寄存器值。通过将这些寄存器的值保存到堆栈中，函数可以在执行期间使用堆栈空间来保存自己的局部变量和临时值，而不会覆盖调用者的寄存器值。具体来说，它将寄存器的值保存在栈指针(sp)指向的内存位置上，每个寄存器的值占据4个字节的空间。这段代码的作用是将之前保存在栈上的寄存器值恢复到相应的寄存器中，通常用于函数返回之前的清理工作。函数调用时需要保存这些寄存器的原因是为了保护调用者的寄存器值，以便函数执行时不会干扰调用者的代码。
RISC-V通用寄存器
swh547的博客
04-10 911
riscv通用寄存器riscv通用寄存器 riscv通用寄存器 寄存器 调用名字 用途 x0 zero 常数 0 x1 ra 返回地址 x2 sp 栈指针 x3 gp 全局指针 x4 tp 线程指针 x5-x7 t0-t2 临时存储 x8 s0/fp 保存用寄存器/帧指针（配合栈指针界定一个函数的栈） x9 s1 保存用寄存器 x10-x11 a0-a1 函数参数/返回值 x12-x17 a2-a7 函数参数 x18-x27 s2-s11 保存用寄存器
RISC-V 整型通用寄存器介绍
17岁boy的博客
08-17 4277
x0/zerox0寄存器又被称为zero寄存器，它的读写是无效的，它的值只能为0，这是为了让编译器进行优化上面这段汇编的作用是进行相加运算，将x2和x3寄存器的值相加的结果并放入x1寄存器，但是如果x3寄存器的值为0当RISC-V处理器执行这条指令的时不会去读取x0寄存器的值，会直接按0来运算，这样就可以省去与0做运算时读取的步骤。RISC-V处理器在设计时只要涉及到x0寄存器的读取一律按0来处理不会去读取x0的寄存器，这么做的目的是为了方便编译器优化某些运算。
RISV-V架构的寄存器介绍
weixin_42031299的博客
09-13 1万+
（1） 通用寄存器：寄存器的功能没有提前定义，是给编写代码的程序员使用的，具体寄存器里保存的数据是什么含义，是由编写代码的程序员决定；（2）系统寄存器：和处理器模式相关的寄存器，寄存器的每个bit都已经提前定义好，程序员只能按照规则来操作系统寄存器。比如：M、S、U各个模式下的系统寄存器，每个寄存器的每个bit都已经定义好了含义；
【RISC-V设计-04】- RISC-V处理器设计K0A之架构
kearnchen的博客
08-04 1453
介绍了一种RV32E指令的CPU实现。
【RISC-V设计-10】- RISC-V处理器设计K0A之IDU
kearnchen的博客
08-09 1132
介绍了指令译码单元的RTL实现。
【RISC-V设计-11】- RISC-V处理器设计K0A之TOP
kearnchen的博客
08-10 1220
介绍了RISCV-K0A的设计顶层以及综合结果。
risc-v指令集、中文手册
08-24
RISC-V架构的设计理念是遵循精简指令集原则，减少不必要的复杂性，从而提高处理器性能和能效。 《RISC-V Reader Chinese v2p1.pdf》可能是RISC-V指令集的中文版详细手册，它涵盖了RISC-V架构的基础知识、指令系统、...
RISC-V学习笔记（二）：RISC-V寄存器和指令系统
weixin_75067193的博客
09-27 2306
摆烂才是王道
（一）RISC-V 指令集及寄存器介绍
heyangge的博客
11-20 1495
RISC-V 念作 “risk-five”，代表着 Berkeley 所研发的第五代精简指令集。该项目 2010 年始于加州大学伯克利（Berkeley）分校，希望选择一款 ISA用于科研和教学。List itemX86：太复杂，IP 问题List itemARM：一样的复杂，而且在 2010 年之前还不支持 64 位，以及同样的 IP 问题。risc-v 有32个通用寄存器（简写 reg），标号为x0 - x31，每个通用寄存器都有各自的用途。
RISC-V MCU gp全局指针说明
Zhu_zzzzzz的博客
05-20 1020
gp，globalpointer，全局指针寄存器，RISC-V 32个寄存器之一，为了优化±2KB内全局变量的访问。 gp寄存器在启动代码中加载为__global_pointer$的地址，并且之后不能被改变。 linker时使用__global_pointer$来比较全局变量的地址，如果在范围内，就替换掉lui或puipc指令的 absolute/pc-relative寻址，变为gp-relative寻址，使得代码效率更高。该过程被称为linker relaxation(链接器松弛)，也可以使用-Wl.
【RISC-V 指令集】RISC-V DSP 扩展指令集介绍(一)
u011376987的博客
03-02 2869
数字信号处理（DSP）已成为现代电子系统的重要技术。广泛的现代应用利用DSP算法解决特定领域的问题，包括传感器融合、伺服电机控制、音频解码/编码、语音合成和编码、MPEG4解码、医学成像、计算机视觉、嵌入式控制、机器人、人机交互等。提出的P指令集扩展提高了RISC-V CPU IP产品的DSP算法处理能力。通过添加RISC-V P指令集扩展，RISC-V CPU现在可以以更低的功耗和更高的性能运行这些各种DSP应用程序。r.H 表示寄存器的高 16 位（位 31 到 16），等同于 rH1。
浅谈RISC-V指令集与寄存器
m0_57354609的博客
04-10 865
risc-v指令集与寄存器介绍。以rv32I为例。
MIPS/RISC-V RegFile设计
mysterystudio的博客
09-18 6752
MIPS/RISC-V RegFile设计 答案代码 来自我对头歌上面这关的解析代码。
RISC-V特权模式与寄存器
最新发布
非专业业余程序员
03-11 1180
实现的三种特权模式分别为User/Application（用户模式，U Mode）、Supervisor（监管者模式，S Mode）和Machine（机器模式，M Mode），特权模式级别由低到高。上述的寄存器在用户模式都可见。机器模式是最高的特权模式，可以访问所有的硬件资源和状态寄存器，负责处理异常和中断（异常和中断没有被委托到监管者模式处理），以及启动和管理其他的特权模式。用户模式是最低的特权模式，可以运行应用程序，只能访问用户级的指令和寄存器，不能直接操作硬件，需要通过监管者模式或机器模式的服务。
【RISC-V 理论篇】规范概述
最是书香能致远，腹有诗书气自华
02-28 1999
调用规约ELF 规范DWARF 规范该ABI的未来修订版将包括内存模型的规范映射集同步原语。
RSIC-V——指令集spec阅读笔记——向量扩展0.9
热门推荐
知识，既贵，又便宜。
11-09 1万+
rvv 是risc-v指令集中的向量扩展。
riscv 的 CSR
u011011827的博客
11-23 1085
每一个hart有一套寄存器（4096csr?+gpr+fpr） csr由riscv定义标准部分和厂家实现定义 csr 分类 1.标准和实现 riscv privileged P6 2.2 CSR Listing 2.按功能 异常相关寄存器 mtvec mcause mtval mepc mstatus mie mip 非寄存器//而是 memorymap mtime mtimecmp msip PLIC ...
RISC-V Debug模块详解：程序缓冲区与抽象命令
"该文档详细介绍了RISC-V架构下的调试...总结来说，该文档为RISC-V的开发者提供了一份全面的调试指南，通过理解并应用抽象命令和程序缓冲区，开发者能够更加有效地调试RISC-V处理器，从而提高软件开发和优化的效率。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值