【RISC-V设计-08】- RISC-V处理器设计K0A之BMU

【RISC-V设计-08】- RISC-V处理器设计K0A之BMU

1.简介

总线管理单元（Bus Management Unit，简称 BMU）是 CPU 中负责取指以及数据加载与存储的模块。其主要涵盖两个功能：其一为指令获取，当 CPU 开始运行，BMU 模块会依据程序计数器 PC，依序逐步加载指令，随后交付给译码、执行单元处理。其二是数据的加载与存储，当执行到加载指令时，按照译码、执行单元的指示，向总线发起读请求，所读取到的数据会返回至通用寄存器组；而在执行到数据的存储指令时，同样依据译码、执行单元的指示，向总线发起写请求。在 BMU 的设计当中，数据的加载与存储具备高优先级，而指令的获取则具有低优先级。

2.顶层设计

3.端口说明

序号	端口	位宽	方向	说明
1	core_clk	1	input	内核时钟
2	core_rstn	1	input	内核复位信号，低有效
3	bus_avalid	1	output	总线的地址有效信号
4	bus_aready	1	input	总线的地址就绪信号
5	bus_write	1	output	总线的写使能信号
6	bus_addr	18	output	总线地址
7	bus_strb	4	output	总线写字节有效信号
8	bus_wdata	32	output	总线写数据
9	bus_rvalid	1	input	总线读有效信号
10	bus_rready	1	output	总线读就绪信号
11	bus_rdata	32	input