VHDL day1：基本设计程序示例（三态门）

VHDL设计要领

VHDL的描述是以对一个功能元件的完整描述为基础的，因此元件是VHDL的特定概念。把握住了元件的结构和功能的完整描述，就把握了VHDL的基本结构。

程序示例

三态门电路VHDL设计程序

IEEE库使用说明

用于描述器件输入、输出端口的数据类型。
必须要严格地定义端口信号的取值类型。

LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

器件外部接口信号说明

实体部分，相当于定义了器件有哪些引脚。
三态门的引脚有：DOUT,DIN,EN

ENTITY tri_gate IS
	PORT(DIN,EN:IN std_logic;
		 DOUT:  OUT std_logic);
END tri_gate;

器件内部工作逻辑描述

即实体描述的器件功能结构。
实现功能时必须要结合器件本身来设计。
三态门的功能如下

EN 控制端	DIN 输入端	DOUT 输出端
0	X	Z
1	0	0
1	1	1