高速数字 PCB 的信号完整性设计

信号完整性（SI）是高速数字 PCB 设计的核心目标 —— 确保信号从发送端到接收端无失真、无误码。当信号速率＞1Gbps 时，即使 1% 的信号失真也可能导致系统崩溃（如 DDR5 4800Mbps，1% 失真会使误码率升至 10⁻⁵）。信号完整性问题主要源于反射、串扰、时序 skew，需针对性设计，结合仿真与实测，将缺陷控制在系统容忍范围内。

​

一、反射问题：阻抗匹配是核心解决方案

反射由 “特性阻抗不连续” 引发（如走线宽度突变、过孔、连接器），表现为信号波形出现过冲、 undershoot、振铃，严重时导致逻辑电平误判。

1. 反射的主要诱因与量化影响

• 阻抗突变：走线宽度从 0.2mm（50Ω）变为 0.4mm（30Ω），阻抗突变 40%，反射系数 ρ=(30-50)/(30+50)=-0.25，25% 能量反射，过冲电压 =ρ× 信号幅度（5V 信号过冲 1.25V）；

• 过孔影响：每个过孔引入≈10Ω 阻抗突变（孔径 0.3mm，焊盘 0.6mm），多过孔会累积反射（如 3 个过孔，总阻抗偏差 30%）；

• 连接器失配：连接器阻抗与 PCB 走线不匹配（如 PCB 50Ω，连接器 60Ω），反射系数 ρ=0.09，9% 能量反射。

2. 阻抗匹配解决方案

• 端接电阻匹配：

• 源端串联端接：在发送端串联电阻 R，使 R + 源阻抗 = 特性阻抗（如源阻抗 10Ω，串联 40Ω 电阻，总阻抗 50Ω），适合点到点拓扑（如时钟线）；

• 负载端并联端接：在接收端并联电阻 R = 特性阻抗（如 50Ω），吸收反射能量，适合总线拓扑（如 SPI）；

• 注意：端接电阻需靠近对应端点（源端＜5mm，负载端＜3mm），避免引入额外阻抗。

• 走线阻抗控制：

• 单端线：按公式计算线宽（FR-4 基材，H=0.2mm，εr=4.4，50Ω 线宽≈0.3mm），线宽偏差≤0.05mm；

• 差分线：控制线间距 S=2W（W=0.2mm，S=0.4mm），确保差分阻抗 100Ω±10%，且全程等间距（偏差≤0.03mm）；

• 过孔与连接器优化：

• 过孔：采用 “无焊盘过孔”（减少阻抗突变），过孔数量≤2 个 / 信号；

• 连接器：选择阻抗匹配型号（如 50Ω SMA 连接器），PCB 与连接器过渡段做阻抗渐变（长度＞5mm，避免突变）。

3. 案例

某 1.25Gbps 串口 PCB，因走线宽度突变（0.2mm→0.3mm）导致反射过冲 1.5V（5V 信号），误码率 10⁻⁶；在发送端串联 47Ω 电阻（源阻抗 3Ω，总 50Ω），过冲降至 0.3V，误码率降至 10⁻¹²。

二、串扰问题：隔离与屏蔽减少能量耦合

串扰是相邻走线的能量耦合，高速信号（如 PCIe 4.0）的串扰可能导致信号眼图闭合，需通过 “增大间距、减少平行长度、屏蔽” 控制。

1. 串扰的量化控制标准

• 按 IPC 标准，高速 PCB 串扰需满足：

• 近场串扰（相邻走线）：容性串扰＜-30dB，感性串扰＜-25dB；

• 远场串扰（间隔 2 条走线）：＜-40dB；

• 时序串扰：串扰导致的时序偏移＜10% UI（如 1Gbps 信号 UI=1ns，偏移＜100ps）。

2. 串扰解决方案

• 增大走线间距：

• 高速信号（＞1Gbps）与普通信号间距≥3W（W=0.2mm，间距≥0.6mm）；

• 同组高速信号（如 DDR 的 DQ 线）间距≥2W，避免组内串扰；

• 案例：某 DDR4 PCB 的 DQ 线间距 0.3mm（1.5W），串扰 - 28dB（不达标）；增大至 0.4mm（2W）后，串扰 - 35dB（达标）。

• 减少平行长度：

• 高速信号与其他信号的平行长度＜10mm，必须平行时，在中间插入接地隔离线（两端接地，线宽 0.2mm）；

• 差分线需全程平行（平行长度＞90% 总长度），避免因平行度差导致串扰增加。

• 屏蔽措施：

• 包地屏蔽：高速信号线两侧布置接地铜箔（距离≥0.2mm），每 5mm 打 1 个接地过孔，将串扰导入地；

• 地层隔离：多层 PCB 中，高速信号层下方布置完整接地平面，避免跨层串扰（接地平面无开槽，过孔密度≥1 个 /cm²）。

三、时序 skew 问题：等长布线与时延补偿

高速同步系统（如 DDR、PCIe）对时序 skew 敏感，需通过等长布线、时延补偿，确保多路信号同步到达。

1. 时序 skew 的主要来源

• 走线长度差异：每 1mm 长度差对应≈5ps 时延差（FR-4 基材），如 DDR 的 DQS 与 DQ 线长度差 10mm，skew=50ps（可能超 150ps 标准）；

• 过孔数量差异：每个过孔引入≈10ps 时延，如某 DQ 线比 DQS 线多 2 个过孔，skew=20ps；

• 介质差异：不同层的介电常数差异（如表层 εr=4.2，内层 εr=4.6），相同长度的走线时延差≈2ps/mm。

2. 时序 skew 解决方案

• 等长布线：

• 同组信号长度偏差≤5mm（对应 skew≤25ps），如 DDR4 的 DQ 组内长度差≤3mm；

• 蛇形布线补偿：长度不足时，用蛇形布线增加长度（蛇形间距≥3W，避免串扰），每段蛇形长度≥5mm，减少阻抗突变；

• 过孔与层分配：

• 同组信号过孔数量一致（如 DQ 线与 DQS 线均用 2 个过孔）；

• 同组信号布置在同一层，避免介质差异导致的时延差；

• 时延仿真验证：

• 用仿真工具（如 HyperLynx）计算每路信号的时延，调整走线长度，确保 skew＜系统时序预算（如 DDR5 预算 100ps，实际控制在 80ps 内）。

信号完整性设计的核心是 “量化控制”—— 某 PCIe 4.0 PCB（8Gbps）通过阻抗匹配（50Ω±5%）、串扰控制（＜-35dB）、时序 skew（＜80ps），信号眼图眼高 1.2V、眼宽 0.6UI，完全满足标准要求。