RK3399_PCIe芯片手册解读
文章目录
参考资料:
- 《PCI Express Technology 3.0》,Mike Jackson, Ravi Budruk; MindShare, Inc.
- 《PCIe扫盲系列博文》,作者Felix,这是对《PCI Express Technology》的理解与翻译
- 《PCI EXPRESS体系结构导读 (王齐)》
- 《PCI Express_ Base Specification Revision 4.0 Version 0.3 ( PDFDrive )》
- 《NCB-PCI_Express_Base_5.0r1.0-2019-05-22》
- SOC中AXI总线是如何连接的
- AXI总线整理总结
- PCIe中MSI和MSI-X中断机制
- 开发板资料:
AXI相关:
-
ug1037-vivado-axi-reference-guide.pdf
ug1037-vivado-axi-reference-guide.pdf
一、 AXI总线
1.1 连接方式
我们一直使用这个图来简化CPU与外设之间的连接:

实际芯片中,CPU与外设之间的连接更加复杂,高速设备之间通过AXI总线连接。AXI总线总传输数据的双方分为Master和Slave,Master发起传输,Slave回应传输。Master和Slave是多对多的关系,它们之间读、写可以同时进行的,内部结构图如下:

1.2 五个通道
在AXI总线中,读写可以同时进行,有5个通道:
- 读:
- 读地址通道:传输读操作的地址
- 读数据通道:传输读到的数据
- 写:
- 写地址通道:传输写操作的地址
- 写数据通道:传输要写的数据
- 写响应通道:传输写操作的结果


| 通道名称 | 通道功能 | 数据流向 |
|---|---|---|
| read address | 读地址通道 | 主机->从机 |
| read data |

本文详细解读了RK3399芯片中PCIe接口的工作原理,重点介绍了AXI总线的连接方式、通道、信号线以及PCIe控制器。文章还探讨了地址空间的划分,包括配置空间和内存/IO空间的访问,并提供了访问示例,阐述了如何通过配置Region0和Region1进行读写操作。
最低0.47元/天 解锁文章
2334

被折叠的 条评论
为什么被折叠?



