PIN/PAD Design in SoC - 5 （完）

5. Bonding Map
这个文档是designhouse和封装厂的接口。它描述了设计者对于芯片的封装要求。封装厂会根据这份文档完成封装设计，其结果需要designhouse的设计工程师确认。

Bonding Map中含有的信息包括，封装类型、die size、scribe line和seal ring宽度，还有PADopening的尺寸和坐标。这些坐标通常是后端工程师从版图中提取的，前端工程师需要计算一下是否合理。最后还有最重要的，就是wirebonding的信息。它指定了每一个PADopening需要bonding到哪一个finger，哪些PAD之间需要做bonding，哪些PAD需要bonding到substrate，哪些bonding是需要多根wire的。multi-wirebonding有助于减小电感，抑制SSN，当然其缺点是增加了成本。

这个文档一般是excel格式的，也有很多的技巧在里面，比较好玩。

6. 设计自动化
这部分很简略，因为其个人的色彩很浓厚。有些脚本自己觉得好用，换个人就不一定能看得懂、用的方便了。
基本上可以考虑从IO mux逻辑的自动生成、IO cell的自动例化、PADopening坐标和尺寸的自动check几个方面琢磨一下。这些都是比较规律的东西，同时又是繁琐，容易出错的。我个人偏好用tcl写一些脚本，可读性比perl强，且受到众多EDA工具的支持，不用重复学习。

总结到这里，可以告一段落了。希望将来自己还能看懂。
再来一句话总结：没有做过pin/pad设计的芯片工程师不是一个好厨子。
哈哈！
欢迎来电来函继续讨论！

icsoc@新浪微博

（完）