术语
关注
分享
扫一扫
icsoc
集成电路设计工程师。
展开
-
elastic buffer
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">在高速、串行、源同步的数据传输协议中，用elasticbuffer实现本地时钟和恢复时钟之间的数据同步是比较常见的一种办法。其关键在于利用elasticb原创 2016-02-19 23:18:29 · 2105 阅读 · 1 评论 -
Distributed Multi-Scenario Analysis (DMSA)
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">The greaterdesign functionality and complexity afforded by today’s smallergeome原创 2016-02-19 23:17:35 · 1204 阅读 · 0 评论 -
绝对面积与相对面积：Design Compiler中的report_area
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">设计过程中，难免要用DC估计一下芯片的面积。DC中的命令report_area可以达到这个目的。不过这个命令读取的每个cell的area参数都是从logic原创 2016-02-19 23:17:52 · 12049 阅读 · 2 评论 -
Wire load model
做综合时，经常提到wire loadmodel，一直不甚了解，只知道是针对0.18um以上的工艺的一种粗略估计线延迟的模型方法。最近有时间看primepower的文档，终于有一些理解了。Wireload模型，实际上就是综合库中，若干个fanout-length对，或者说是一个根据fanout查找length的表格。延迟是对于net而言的。信号通过一个net的延迟，简单来说是由这个net的原创 2016-02-19 23:14:09 · 4939 阅读 · 0 评论 -
half-node
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">half-node是对工艺的一种定义方法。和它相关的概念是parentnode。 从字面上理解half-node，意思就是在两个parentnode的 中原创 2016-02-19 23:17:32 · 1293 阅读 · 0 评论 -
COB - Chip On Board
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">最近要做的一个项目上的MRD上有个没见过的词汇，叫做COB，上网查了一下，做一下笔记。顾名思义，就是die直接粘在PCB板上，不像通常先封装成一个pack原创 2016-02-19 23:15:53 · 836 阅读 · 0 评论