DRAM容量与地址分配

 

DRAM有标准的容量规格，这些规格由JEDEC标准定义。JEDEC是决定DDR内存设计和发展路线的标准委员会。下图来自DDR4 JEDEC规范(JESD79-4B)的2.7节，显示DDR4 DRAM有2Gb、4Gb、8Gb和16Gb几种容量。

行地址

根据DRAM容量大小，行和列位数会有所不同。这很好理解，8Gb(x4)比2Gb(x4)有更多可寻址内存，所以8Gb有17位地址位(A0至A16)，而2Gb只有15位(A0至A14)。

列地址

无论DRAM容量大小如何，它始终只有10位列地址位A0至A9。这意味着只有2^10 = 1K列。

DRAM宽度

DDR4 DRAM有三种宽度：x4、x8和x16。这表示DRAM上的数据引脚(DQ)数量。

• x4有4个数据引脚DQ[3:0]
• x8有8个数据引脚DQ[7:0]
• x16有16个数据引脚DQ[15:0]

当从DDR4 DRAM读取数据时，数据会以8个突发形式返回（通常称为突发长度8或BL8模式）。在x4 DRAM中，每次读取操作会返回32位数据（返回8个突发数据，每个突发4位）；x8设备返回64位；x16设备返回128位（BL8 x 16）。

<