DDR4 Bank Groups 概念介绍

 

DDR4 是自上世纪90年代异步 DRAM 让位给SDRAM 以来最复杂的 DRAM 更新。

SOC芯片设计工程师需要了解 DDR4 SDRAM 的微妙之处，确保他们的设计能充分利用这一标准带来的更低系统功耗和更高总体带宽。

虽然 DDR4 在某种程度上仍属渐进式发展，但与 DDR3 相比，它包含了超过二十个新特性，其中许多对SOC系统中内存的使用方式有重大影响。

这篇文章主要讨论如何有效利用 DDR4 bank groups 来获得最高的数据效率。

什么是 DDR4 SDRAM Bank Groups？

DDR4 SDRAM 采用的 bank groups 特性借鉴自 GDDR5 图形内存。

要理解 bank groups 的必要性，首先要理解 DDR SDRAM prefetch（预取）的概念。

Prefetch 描述的是每次执行列读写命令时获取的数据字数。由于 DRAM 核心比接口慢得多，通过并行访问信息然后串行输出到接口来弥补这一差距。例如，DDR3 预取8个字，这意味着每次执行读或写操作时，都是在8个数据字上执行，并在4个时钟周期内通过两个时钟边沿突发输出或输入 SDRAM，总共连续执行8次操作。从根本上说，可以认为对于 DDR3 的8N预取，接口比 DRAM 核心快8倍。

预取的缺点是它实际上决定了 SDRAM 的最小突发长度。例如，在