《炬丰科技-半导体工艺》通过晶圆减薄提高 WL-CSP 的可靠性

书籍：《炬丰科技-半导体工艺》
文章：通过晶圆减薄提高 WL-CSP 的可靠性
编号：JFKJ-21-681
作者：炬丰科技

摘要
WL-CSP是一种低调的、真正的芯片尺寸封装，完全建立在使用前端和后端处理的晶圆上。使用光电介质和再分布金属将管芯的外围焊盘重新分布到区域阵列中，消除了对衬底或插入物的需要。焊球被放置在重新分布的金属焊盘上并回流，形成一个大的间隙，提高了可靠性。通过仿真优化了试验车辆的保险杠结构和衬垫几何形状，并进行了试验验证。这种WL-CSP技术是使用一个5×5 mm2的芯片和0.5 mm间距的8×8焊料凸块阵列进行评估的。使用1.2毫米厚的2层FR-4板进行板级可靠性测试，该板具有涂有OSP的0.25毫米非阻焊剂限定的铜垫。标准厚度的WL-CSP晶圆片为27密耳。进行评估以评估通过减薄晶片来提高WL-CSPs的潜在可靠性。使用两种技术将晶片减薄至4密耳厚。第一种方法是标准晶圆背面研磨。第二种是等离子体蚀刻的新方法，它产生无损伤的表面并提高晶片和管芯的强度。将通过比较标准WL-CSP和使用上述技术减薄的CSP来介绍板级可靠性。

介绍
随着电子元件的尺寸不断缩小，半导体行业正朝着集成电路小型化的方向发展。晶圆级芯片级封装(WL-CSP)正在成为封装中低输入输出设备的一种流行方法。WLCSP性价比高，易于测试，占地面积小，外形低调。

晶圆减薄

晶圆减薄可以分为机械背面研磨和等离子体蚀刻。机械研磨中，使用两步工艺从晶片背面去除不需要的硅——先粗磨，再细磨。等离子体刻蚀是一种利用大气下游等离子体(ADP)的干法刻蚀技术。使用这种方法，可以均匀地减薄晶片，而不会产生微裂纹或损坏硅晶格。可以在机械研磨之后使用等离子体蚀刻来帮助去除工艺过程中产生的表面缺陷。

电路板级可靠性