第一章：综合与仿真

Verilog语言基础学习（侧重于设计用的语法）

---

前言

第一节课，了解verilog语言的用途、基本概念

---

提示：以下是本篇文章正文内容，下面案例可供参考

一、综合与仿真

1.综合：

                编译rtl代码，从库中选择用到的门器件，把这些器件按照“逻辑”搭建成“门”电路

2.仿真：

                在设计代码实现功能前调用仿真器来测试设计代码实现的结果

二、不可综合或者不推荐使用的代码（学习阶段）

三、推荐使用的代码

---