Introduction of DRAM

最新推荐文章于 2025-11-04 16:04:46 发布
原创 最新推荐文章于 2025-11-04 16:04:46 发布 · 464 阅读 · 2 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#计算机体系结构 #DDR

本文详细解析了DDR4和DDR5内存技术的工作原理，重点介绍了它们如何通过使用bank group和prefetch机制来满足cache line大小的要求，并讨论了这两种技术在实现上的差异。
DDRDDR2DDR3DDR4DDR5
Prefetch 2Prefetch 4Prefetch8Prefetch8Prefetch16
–––––
bank groups
64bit64bit64bit64bit32bit

cacheline 64B

DDR4如果prefetch 16，那么64bit x 16 即128B，不符合cacheline的size。因此采用了bankgroup。
bankgroup将banks切成group，group可以以interleave的方式发射，cpu的一次请求，DDR4会以memory内部时钟16倍频的方式输出，但是输出的16beat，前8beat和后8beat是不同的地址的内容。

DDR5如果继续采用bank interleave的方式，那么需要4个bankgroup发送命令，输出数据，对时序要求更高，因此采用了prefetch 16，同时，为了满足cachesize的符合，将DDR64bit切成了32bit的两部分，这样16x32bit仍然满足64B的cacheline size。

【DRAM存储器三十】DDR4介绍-DDR4 SDRAM的主要技术特性之bank group，为什么要搞个group出来？
highman110的博客
05-11 1884
详述DDR4 bank group的作用
[RAM] DDR5 自带双通道
串起点滴
03-04 3687
DDR5 是第 5 代双倍数据速率同步动态随机存取内存，又称 DDR5 SDRAM。DDR5 将内存模组分成两个独立的 32 位可寻址子通道，以提高内存控制器数据访问的效率并减少延迟。
浅谈内存DDR——DDR4的RASR/Bank Group等技术
weixin_56228133的博客
10-03 1285
在DDR3及更早的内存中，虽然一个内存芯片内部也划分了多个Bank（可以理解为独立的内存子阵列），可以在不同Bank之间进行流水线操作，但同一时刻只能有一个Bank在进行数据读写。当控制器要访问一个Bank时，必须经历一系列的命令（激活、读写、预充电），在此期间，其他已经准备好的Bank也必须等待，这形成了性能瓶颈。
深入解析DDR4内存Bank Group技术与实战应用
最新发布
weixin_42433737的博客
11-04 1090
DDR4（Double Data Rate 4）作为第四代双倍数据率同步动态随机存取存储器，引入了多项关键架构革新以应对日益增长的带宽与能效需求。其核心改进之一是Bank Group机制的引入，通过逻辑上将多个Bank划分为独立调度单元，显著提升并行访问能力。DDR4采用多Bank Group设计，在物理布局上保持Rank、Bank、Row和Column的传统层级结构基础上，增强了地址解码逻辑与时序控制灵活性。
Cache技术实战分析
吴建明wujianming_110117
05-15 941
Cache技术实战分析 在计算机存储系统的层次结构中，介于中央处理器和主存储器之间的高速小容量存储器。与主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。 　　某些机器甚至有二级三级缓存，每级缓存比前一级缓存速度慢且容量大。 组成结构 　　高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。 　　主要由三大部分组成： 　　Cache存储体：存放由主存调入的指令与数据块。 　　地
【并发编程】CPU cache结构和缓存一致性（MESI协议）
Mr、温少的博客
04-18 698
一、cache    cpu cache已经发展到了三级缓存结构，基本上现在买的个人电脑都是L3结构。1. cache的意义    为什么需要CPU cache？因为CPU的频率太快了，快到主存跟不上，这样在处理器时钟周期内，CPU常常需要等待主存，浪费资源。所以cache的出现，是为了缓解CPU和内存之间速度的不匹配问题（结构：cpu -> cache -> memory）。    ...
傻白入门芯片设计，史上最最最全DRAM介绍（十二）
热门推荐
qq_46675545的博客
12-06 2万+
本文主要讨论了DRAM基本单元的结构、基本单元的读写原理、普通DRAM芯片的读写过程、读写时间消耗、row buffer、DRAM系统层次、猝发模式和内存交错等内容。
DDR4中的Bank Group机制
m0_53559277的博客
11-26 6483
Bank Group
【DDR 内存学习专栏 1.4 -- DDR 的 Bank Group】
CodingCos的博客
04-14 1859
它将多个Bank组合在一起形成一个Bankgroup，目的是为了进一步提高内存访问的并行性和带宽。DDR的bankgroup可以理解为是将颗粒分成了group进行操作，也可以抽象成是把黑色颗粒chip内又独立成了各个单独的小颗粒，即各个bankgroup。我们每次发送的读写命令都是操作的各个颗粒里面同一个位置的bank。比如chip0的bank3，chip1的bank3，chip2的bank3…：Bankgroup包含多个Bank，可以理解为Bank的上一级组织结构。
GDDR5X: The Next-Generation Graphics DRAM Introduction
04-15
Micron offers GDDR5X SGRAM devices with data rates of 10 Gb/s to 12 Gb/s, and devices with 14 Gb/s are anticipated in the future. This technical note compares GDDR5 and GDDR5X and discusses the ...
GDDR6: The Next-Generation Graphics DRAM Introduction
04-15
这篇讲述了对GDDR5,GDDR5X，GDDR6的比较 着重介绍了GDDR6 This technical note describes how GDDR6 leverages features of GDDR5 and GDDR5X to be the best-suited memory for ultra-fast DRAM.
03_Introduction_to_AMBA_AXI
baron-周贺贺-代码改变世界ctw
10-06 786
1、Overview 本文介绍了高级微控制器总线架构 (AMBA) AXI4 的主要特性，重点介绍了与之前版本 AXI3 的不同之处。 本文解释了可帮助您实现 AXI4 协议的关键概念和详细信息。 在本文中，我们描述了： AMBA 是什么。 为什么AMBA 在现代SoC 设计中如此受欢迎。 transfers and transactions的概念，这是AMBA操作的基础。 不同的通道信号以及它们提供的功能。 独占访问传输，允许多个主设备同时访问同一个从设备。 AMBA 协议规定的规则和条件。 一些属性和
翻译IntroductionDDR4 SDRAMs are very prevalent in devices that use ASICs and FPGAs. In this article we explore the basics. What a DDR4 SDRAM looks like on the inside What goes on during basic operations such as READ & WRITE, and A high-level picture of the SDRAM sub-system, i.e., what your ASIC/FPGA needs in order to talk to a DDR4 SDRAM memory Physical Structure¶ A good place to start is to look at some of the essential IOs and understand what their functions are. From there we'll dive deeper until we get to the basic unit that makes up a DRAM memory. Top Level¶ As you would expect, the DRAM has clock, reset, chip-select, address and data inputs. The table below has little more detail about each of them. This is not a complete list of IOs, only the basic ones are listed here. Take a little time to carefully read what each IO does, especially the dual-function address inputs.
03-09
用户可能对时序控制感兴趣，比如为什么需要训练和校准，这里可以结合引用[2]中的内容，说明不同DRAM芯片的延迟差异，以及如何通过校准确保数据正确捕获。 最后，生成相关问题时，要覆盖结构、操作流程、接口设计、...
CMU 15-213 Introduction to Computer Systems学习笔记(10) The Memory Hierarchy
黄小鑫的博客
09-15 630
这节课讲的主要是存储器层次结构，存储系统是一个非常复杂的设备层次结构 这节笔记要探寻存储器的层次结构是怎么构建的，为什么要设计成这样，我们可以体会到多种存储设备之间属性的美妙融合 以及程序的属性在这之中起到的作用。 我们以一个较高的角度快速的概览存储技术和趋势，不会有很多细节。之后会学习程序所具有的属性，叫做程序的局部性(locality of reference)，我们将会看到局部性和存储...
理解DDR Part 1
Keep Fighting!
12-14 8202
DDR
DDR GDDR HBM
qq_35263563的博客
04-29 5092
DRAM基础 DRAM中的存储概念：rank/bank/page； 每个rank最多包括16个bank； 每个bank中只能有一个page处于“open”状态； 让一个page处于“open”需要DRAM的控制器发送“ACT激活”command，并设定好rank/bank和row，然后controller等待Trcd时间才可以CAS； 读写数据需要发送“CAS”command并指定好rank/bank/column，然后controller等待Tcas_latency时间 让一个page“close”需要
DRAM基础梳理
guoxy525的博客
04-06 3009
DDR是一种易失性存储器，需要定期刷新以保留数据，下电后则数据丢失。从系统层面，DDR的结构为：channel->DIMM->rank->bank group(BG) ->bank->MAT ->cell
CPU缓存行(Cache Line)详解：从原理到优化实践
qq_40529346的博客
06-27 758
在现代的计算机体系结构中，CPU的计算速度是远远高于内存访问速度的，因此，对于缓存(Cache)对于系统性能来说至关重要。Cache Line是缓存关联的最小单位，本文将对Cache Line的概念，命中和未命中缓存的影响以及如何优化数据布局以提高缓存利用率。
内存学习（3）：DRAM的基础存储结构（存储层级、读写过程，刷新与暂存）
呆呆象呆呆的博客
11-05 2万+
DRAM，全称为 Dynamic Random Access Memory ，中文名是“动态随机存取存储器”。所谓“动态”是和“静态”相对应的，芯片世界里还有一种 SRAM 静态随机存取存储器的存在。笼统地说，DRAM 的结构比 SRAM 更简单，面积占用更小，适合制作大容量的存储芯片；而 SRAM 结构复杂一些，一般使用六个晶体管，面积消耗大，但是读写速度快，而且因为 SRAM 只用到晶体管，所以在工艺上和逻辑芯片相兼容，我们可以在逻辑芯片上直接集成 SRAM。
introduction to the theory of computation
03-16
《计算理论导论》是一本介绍计算理论基础知识的教材。它涵盖了自动机理论、形式语言理论、图灵机理论等多个方面的内容，旨在帮助读者理解计算机科学的基本概念和原理。本书适合计算机科学专业的本科生和研究生学习，...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值