理解DDR Part 1

最新推荐文章于 2025-11-04 16:04:46 发布
原创 最新推荐文章于 2025-11-04 16:04:46 发布 · 8.2k 阅读 · 68 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#计算机体系结构 #DDR

本文深入探讨了DDR内存的工作原理和技术细节，包括DDR的不同类型（如DDR3、DDR4和DDR5）、位宽配置（如x4、x8、x16）、预取机制、bank group的作用、以及row buffer的操作流程等。

DDR x4 x8 x16

x4 x8 x16 指的上图黑色的chip输出的位宽，正常的DDR bus width 需要64bit，所以

chip width

x4

x8

x16

黑色chip数量

16

8

4

上图是最常见的x8，也就有8个黑色的chip颗粒。x16的性能和x8的性能相比怎么样呢?

更差，因为x16的bankgroup更少。

DDR4 x8 图自

DDR4 x16

DDR bank rank

DDR 正面就是一个rank，背面如果也有颗粒，那就又是一个rank。实物图中的8个颗粒组成了一个rank。

其中的一个颗粒的架构图如上面两

最低0.47元/天 解锁文章
【DRAM存储器十五】DDR介绍-关键技术之DLL和prefetch
highman110的博客
10-13 3767
详述DDR DLL和预取原理以及几个DDR相对初代SDRAM新增的时序参数
DDR4基础原理以及预取技术（Prefetch）介绍
qq_52348250的博客
12-19 2719
我想补充的是，以读出数据为例，当数据从cell读出时会进入信号放大器（兼锁存器），进入后数据将锁存在其中，如果我们选择了某根word line （即解码后的行地址），我们只需要再将列地址解码即可知道我们要读取哪些cell的值，这些数据会进入数据锁存器等待输出。另外还有一点，这里的bit line 为1024，假设我们每次读取8bit,下一次再读取8bit的时候也不会在重复进行充放电的过程，而是直接在信号放大器中进行读取，直到这一根word line结束。然而，有一个大问题。
海力士（原现代）消费类DDR2内存型号参数含义翻译skhynix（HYUDAI）Consumer Memory DDR2 PART Number Decoder
02-05
海力士（原现代）消费类DDR2内存型号参数含义翻译skhynix（HYUDAI）Consumer Memory DDR2 PART Number Decoder
【DDR 内存学习专栏 1.4 -- DDR 的 Bank Group】
CodingCos的博客
04-14 1859
它将多个Bank组合在一起形成一个Bankgroup，目的是为了进一步提高内存访问的并行性和带宽。DDR的bankgroup可以理解为是将颗粒分成了group进行操作，也可以抽象成是把黑色颗粒chip内又独立成了各个单独的小颗粒，即各个bankgroup。我们每次发送的读写命令都是操作的各个颗粒里面同一个位置的bank。比如chip0的bank3，chip1的bank3，chip2的bank3…：Bankgroup包含多个Bank，可以理解为Bank的上一级组织结构。
深入解析DDR4内存Bank Group技术与实战应用
weixin_42433737的博客
11-04 1090
DDR4（Double Data Rate 4）作为第四代双倍数据率同步动态随机存取存储器，引入了多项关键架构革新以应对日益增长的带宽与能效需求。其核心改进之一是Bank Group机制的引入，通过逻辑上将多个Bank划分为独立调度单元，显著提升并行访问能力。DDR4采用多Bank Group设计，在物理布局上保持Rank、Bank、Row和Column的传统层级结构基础上，增强了地址解码逻辑与时序控制灵活性。
DDR4技术从入门到精通的阶梯式详解
C/C++
06-08 1288
分别从四阶段，一步一步详解。
DDR4中的Bank Group机制
m0_53559277的博客
11-26 6483
Bank Group
DDR 内存基础知识（2）- DDR预取
weixin_43858632的博客
07-31 1万+
对预取概念理解之前，先来复习下DDR颗粒位宽的概念。上一篇文章说了，一个Memory Array中由行地址和列地址的交叉选中一个位，若两个Array叠加在一起，就同时选中了两个Bit，位宽是X2。若四个Array叠加到一起，就能够同时选中四个Bit，位宽则是X4。也就是说，对一个X4位宽的DDR 颗粒，如果给出行地址和列地址，就会同时输出4个Bit到DQ数据线上。 进入DDR时代之后，就有了prefetch技术，DDR1是两位预取（2-bit Prefetch）有的公司则贴切的称之为2-n Prefetc
关于DDR的prefetch
fgupupup的博客
10-23 1万+
扫盲DDR的发展史：http://blog.chinaaet.com/justlxy/p/5100051912 http://blog.chinaaet.com/justlxy/p/5100052027 http://blog.chinaaet.com/justlxy/p/5100051913 https://www.cnblogs.com/she...
DDR,SDRAM的预读取
王世宏的专栏
06-13 5160
太复杂了，我来给简单一点的。 DDR2工作原理 大家都知道，内存基本工作步骤分为： 从系统预读数据 → 保存在内存单元队列 → 传输到内存I/O缓存 → 传输到CPU系统处理。 DDR内存采用200MHZ的核心频率，通过两条路线同步传输到I/O缓存，实现400MHZ的是实际频率。 DDR2采用100MHZ的核心频率，通过四条传输路线同步传输至I/O缓存，
有关DDR MEMORY 的prefetch
jackle_zheng的专栏
04-14 1万+
1.什么是prefetch？  prefetch 字面意思就是预取，在DDR memory chip里面用的一个技术方案。DDR1 采用2n prefetch，DDR2采用4n prefetch，DDR3采用8n prefetch。所谓的n指的是chip对外的I/O width。以DDR3为例，它的IO gating buffer与FIFO的接口宽度是FIFO与外部IO的接口宽度的8倍。对于8b
DDR 内存基础知识（2）- DDR预取在一个时钟周期中，同时将相邻列地址的数据一起取出来，这个是并排取出来的，相当于拓宽车道。并行取出DRAM数据,再由列地址0/1/2（DDR1使用列0，DDR2使
二进制模----细微行动改变影响世界
05-27 1707
对预取概念理解之前，先来复习下DDR颗粒位宽的概念。上一篇文章说了，一个Memory Array中由行地址和列地址的交叉选中一个位，若两个Array叠加在一起，就同时选中了两个Bit，位宽是X2。若四个Array叠加到一起，就能够同时选中四个Bit，位宽则是X4。也就是说，对一个X4位宽的DDR 颗粒，如果给出行地址和列地址，就会同时输出4个Bit到DQ数据线上。 进入DDR时代之后，就有了prefetch技术，DDR1是两位预取（2-bit Prefetch）有的公司则贴切的称之为2-n Prefetc
Hynix DDR4 SDRAM Part Number解析
12-29
本文档将对Hynix DDR4 SDRAM部件编号进行详细解析，以帮助用户理解部件编号中所包含的各种信息。 部件编号的一般格式可能类似于“H5ANXXXXXXX-XXX”，这里会详细解释每个部分的含义： 1. “H5AN”部分是指部件的...
精选资源
SpecTek DDR Components Part Number Matrix
08-15
SpecTek DDR Components Part Number Matrix是关于SpecTek DDR内存组件的规格描述文档，它包含了详细的物料编码体系，用于区分和识别不同特性的DRAM芯片。SpecTek是美光科技（Micron Technology Inc.）的一个子公司...
精选资源
Micron-DDR4 Module Part Numbering System
09-11
DDR4内存模组是现代计算机系统中不可或缺的部分，它们提供了高速的数据存储和传输能力。...通过理解这个编号系统，IT专业人员能准确地识别和选择适合特定系统的DDR4内存模组，确保系统性能最佳且兼容性良好。
mig核中添加没有找到的ddr芯片型号.docx
12-26
在Xilinx FPGA设计中，MIG（Memory Interface Generator）是一个非常强大的工具，它能够帮助设计者轻松地配置和集成各种类型的存储器接口到...在这一过程中，准确理解DDR芯片的工作原理和MIG工具的配置流程至关重要。
DDR-怎么计算存储空间-什么是预取（Pre-fetch）
weixin_50120208的博客
08-08 1392
本文详细解析了DDR SDRAM存储空间计算和工作原理。通过镁光MT41K256M16型号（32Meg×16×8Bank）为例，说明其4Gbit存储空间由32K行×1K列×16bit组成，页大小为2KB。重点阐述了DDR3的8n-bit预取架构（内核200MHz预取128bit数据）与外部800MHz时钟的协同机制，以及突发长度(BL8)对传输效率的提升。文中还介绍了ODT（片上端接）技术在不同DDR代际的应用差异：DDR2/3地址线需外接终端电阻，DDR4/5则通过内部ODT实现阻抗匹配。完整呈现了从行激
DDR扫盲—-关于Prefetch(预取)与Burst(突发)的深入讨论
热门推荐
二进制模----细微行动改变影响世界
05-27 2万+
https://www.jianshu.com/p/c089be88f3c6
DDR中的预读取bit数的理解
spx1164376416的博客
02-14 1444
再放个链接添加链接描述
FPGA配置DDR型号
最新发布
11-06
引用[1]提到在配置DDR3 IP时选择工作频率800MHz、芯片类型、电压1.35V和数据位宽64位，并指出需要根据板卡上的实际芯片类型选择，若无相应型号可在自定义选项中设置参数[^1]。引用[2]强调使用Xilinx MIG IP配置DDR3...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值