小梅哥Xilinx FPGA学习笔记17—串行位移寄存器原理详解

最新推荐文章于 2024-10-17 12:35:28 发布
最新推荐文章于 2024-10-17 12:35:28 发布
阅读量563 收藏 1
点赞数 3
文章标签： fpga开发 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/hbt233/article/details/141753511
版权

在三线制的数码管驱动中，使用74HC595芯片来减少FPGA的管脚数量使用。74HC595是8位串行移位寄存器

四位移位寄存器原理

当DFF0-DFF3均为目标值时，给LATCH上升沿，REG0-REG3将DFF0-DFF3中存储的数据输出

将两片8位串行移位寄存器74HC595级联，即可实现16位移位寄存器

在AC620开发板上的数码管驱动电路

74HC595是板子上已经有的芯片，具备寄存功能，我们需要做的就是编写一个驱动该芯片的程序

hbt233
关注
小梅哥Xilinx FPGA学习笔记16——FSM(状态机)的学习
m0_51430584的博客
12-26 1958
一、 状态机导读状态机大家一定都听说过，为什么需要状态机呢？通过前面的学习我们都知道FPGA 是并行执行的，如果我们想要处理具有前后顺序的事件该怎么办呢？这时就需要引入状态机了。本文将从原理、实例、应用为大家总结了状态机设计和实现的方法。1.1 理论学习状态机简写为FSMFinite State Machine），也称为同步有限状态机，我们一般简称为状态机，之所以说“同步”是因为状态机中所有的状态跳转都是在时钟的作用下进行的，而“有限”则是说状态的个数是有限的。
小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP
m0_51430584的博客
12-27 3125
IPIntellectual Property）即知识产权，简言而之，IP即电路功能模块。IP核在数字电路中常用于比较复杂的功能模块（如FIFORAMFIR滤波器、SDRAM控制器、PCIE接口等）设计成参数可修改的模块，让其他用户可以直接调用这些模块。IP核有三种不同的存在形式：HDL 语言形式---（软核）硬件描述语言;可进行参数调整、复用性强；布局、布线灵活；设计周期短、设计投入少网表形式---（固核）完成了综合的功能块；
小梅哥FPGA——I²C学习
M_M_优快云的博客
07-11 505
I2C基础
小梅哥FPGA自学笔记
03-06
小梅哥FPGA自学笔记，小梅哥写的很好，很适合FPGA初学者的学习
小梅哥的FPGA
杰之行的博客
11-09 5734
小梅哥的FPGA 1.科学FPGA开发流程 设计定义 设计输入 分析和综合（Quartus初学） 功能仿真（modelsim-altera） 设计约束 布局布线 时序仿真（modelsim-altera） IO分配以及配置文件的生成 配置（烧结FPGA） 在线调试（…） 设计定义： 二选一多路器 两个输入IO，可以是高电平，也可以是低电平， 输入按键按下时，LED灯与a端口保持一致。 输入按键释放时，LED灯与b端口状态保持一致。 led_test.v module led_test(a,b,key_i
小梅哥FPGA学习笔记
小兔吧唧的博客
02-02 7024
小梅哥FPGA学习笔记 一、计数器 功能： 设计一个计数器，使其使能载板LED每500ms，状态翻转一次。核心板晶振为50MHz，也就是说时钟周期为20ns，这样可以计算出：次数 = 500_000_000ns / 20ns =25_000_000次，也就是需要一个至少25位的计数器——且每当计数次数达到目标值时清零重新计算。 ...
FPGA-小梅哥时序分析
qq_42043804的博客
01-25 1086
小梅哥 FPGA时序分析和约束实例演练(1) FPGA现场可编程门阵列 FPGA组成三要素： 可编程逻辑功能块 片内互联线 输入输出块 可编程逻辑功能块： 实现用户功能的基本单元，多个逻辑功能块通常规则地排列成一个阵列结构，分布于整个芯片。 一个可编程逻辑功能块基本组成包括： 查找表 D触发器 进位链 可编程输入输出块 可编程输入输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元的阵列四周，可编程输入输出块的功能和性能从一定程度上也决定了该器件的市场定位。 一个可编程输入输出基本单元包括： 输出寄存
小梅哥FPGA自学笔记书本源码：Verilog初学者的宝藏
最新发布
gitblog_09711的博客
10-17 602
小梅哥FPGA自学笔记书本源码：Verilog初学者的宝藏 【下载地址】小梅哥FPGA自学笔记书本源码 本仓库提供的是小梅哥FPGA自学笔记的书本源码。这些源码详细记录了小梅哥在自学FPGA过程中的实践经验和心得体会，非常适合Verilog初学者学习和参考 ...
小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM
m0_51430584的博客
12-28 4307
ROM 是只读存储器（）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。而事实上在FPGA中通过IP核生成的ROM或RAM，调用的都是FPGA内部的RAM资源，掉电内容都会丢失（这也很容易解释，FPGA芯片内部本来就没有掉电非易失存储器单元）。用IP核生成的ROM模块只是提前添加了数据文件.coe格式），在FPGA运行时通过数据文件给ROM模块初始化，才使得ROM。
小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验
m0_51430584的博客
01-05 2466
存储器的分类在了解RAM IP核之前，我们先来看下存储器的大致分类，如下图所示：由上图可知，存储器包括随机存储器和只读存储器,随机存储器包括。
小梅哥FPGA自学笔记书本源码
03-06
小梅哥自学笔记的书本源码，写的很细，很好，很适合verilog初学者的学习
小梅哥Xilinx FPGA学习笔记15——基于SPI接口的ADC芯片驱动
m0_51430584的博客
12-12 4546
ADC（Analog to Digital Conver），通常是指一个将转变为数字信号（二进制表示的离散信号）的转换器。先将输入模拟电压转换成时间或频率，再把中间量转换成数字量双积分型 ADC，先对输入采样电压和基准电压进行两次积分，获得与采样电压平均值成正比的时间间隔，同时用计数器对标准时钟脉冲计数。抗干扰能力强，稳定性好，但转换速度低。①并联比较型 ADC，采用各量级同时并行比较，各位输出码也是同时并行产生，转换速度快。缺点是成本高、功耗大。
小梅哥FPGA设计教程资源下载
gitblog_06606的博客
09-26 408
小梅哥FPGA设计教程资源下载 【下载地址】小梅哥FPGA设计教程资源下载 小梅哥FPGA设计教程资源下载 项目地址: https://gitcode.com/Open-source-documentation-tutorial/...
小梅哥FPGA学习笔记——状态机设计学习
qq_36309133的博客
08-22 662
状态机学习状态机编写方式设计目的设计思路设计代码编写测试代码编写仿真波形结果 状态机编写方式 状态机设计编写有三种方式，分别是一段式、两段式、三段式三种方式。 设计目的 通过一段式状态机编写，实现字符串检测“Hello”功能。 设计思路 首先对不同状态进行编码，字符串检测过程中，需要顺次对每一个字符串进行检测，首先检测“H”，如果是则跳到下一状态检测“e”，如果不是则继续检测“H”，如果下一状态是“e”，则进行状态跳转，以此类推。当最终实现检测时，使得led状态翻转。 设计代码编写 对应设计思路编写设计代码
FPGA——小梅哥视频学习之旅
Meruv的博客
04-19 782
FPGA学习之旅——小梅哥
小梅哥Xilinx FPGA学习笔记20——无源蜂鸣器驱动设计与验证（音乐发生器设计）
m0_51430584的博客
01-04 2156
从波形上可以看出，循环音乐循环播放之间有一定的时间间隔，这个与设计预期是一致的。可以放大波形后看，其波形也是与预期设计是一致的。有的两个连续的音符上面带弧线，表示连音，可以稍微改下连音后面那个音的频率，比如减少或增加一些数值（需自己调试），这样表现会更。由上图可知，当信号周期一定，信号高电平时间所占信号周期的百分比不一样，即为不同占空比的。信号的频率，并将同时影响输出占空比，而在预重装值确定的情况下，修改输出比较值，则可以设置。计数值与用户设定的比较值的大小，根据比较结果来控制输出信号的电平高低。
小梅哥Xilinx FPGA学习笔记8——从计数器到可控线性序列机
weixin_42454243的博客
12-30 2570
LED实验进化六部曲〇、功能介绍1.功能描述一、功能描述1的代码编写1.设计文件2.激励文件3.仿真图二、功能描述2的代码编写1.设计文件2.激励文件3.仿真图三、功能描述3的代码编写1.设计文件2.激励文件3.仿真图四、功能描述4的代码编写1.设计文件2.激励文件3.仿真图二、总结 〇、功能介绍 1.功能描述 1让LED灯按照亮0.25秒，灭0.75秒的状态循环亮灭 2.让LED灯按照亮0.25秒，灭0.5秒，亮0.75秒，灭1秒的状态循环亮灭 3.让LED灯按照指定的亮灭模式亮灭，亮灭模式未知，由用户随
小梅哥Xilinx FPGA学习笔记4——流水灯
m0_51430584的博客
11-13 863
1.学习板上晶振为 50MHz，也就是说时钟周期为 20ns，这样可以计算得出 500ms =500_000_000ns/20ns = 25_000_000，即需要计数器计数 25_000_000 次，也就是需要一个至少25 位的计数器（225>25_000_000>224）。且每当计数次数达到需要清零并重新计数。2.可以用"位拼接"{led[6:0,led[7]]}对led进程进行改写；if(!Reset_n)//以下两种写法都可以。
小梅哥Xilinx FPGA学习笔记10——串口通信发送
热门推荐
weixin_42454243的博客
04-13 1万+
串口通信发送的verilog及调试前言一、pandas是什么？二、使用步骤1.引入库2.读入数据 前言 UART 是一种协议 串口全部都是使用的二进制，所以波特率就是比特率 典型的波特率有 300, 1200, 2400, 9600, 19200, 115200 等 1s=1*109ns；109ns / 115200 =8,680.555…… 并转串 baud set 波特率设置，支持7种，baud set 为3位 波特率为115200，对应时间8680ns最小时间单元：8680ns/2
小梅哥Xilinx FPGA学习笔记
08-24
小梅哥在学习Xilinx FPGA期间进行了积极的探索，特别是对Cyclone V SOC的开发流程进行了学习。从裸机到基于Linux嵌入式系统，小梅哥实现了FPGA和ARM Cortex-A9 CPU之间的双向控制和数据传输。 在代码编写方面，小梅哥设计了一个名为mux2的模块，用于实现二选一多路器。模块包含了输入和输出端口，并通过assign语句实现了信号的赋值。 在激励文件中，小梅哥使用reg和wire定义了输入和输出信号，并通过mux2模块进行了实例化。然后，通过initial块生成了一系列的激励信号，对模块进行仿真。 总结来说，小梅哥在Xilinx FPGA学习笔记中记录了自己对Cyclone V SOC的学习、代码编写和激励文件的使用。这些学习内容对于理解FPGA开发流程以及实现特定功能非常有帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [FPGA自学笔记——设计与验证VIP版.pdf](https://download.youkuaiyun.com/download/qq_30307853/11656682)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [小梅哥Xilinx FPGA学习笔记1——二选一多路器](https://blog.youkuaiyun.com/weixin_42454243/article/details/122026484)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值