一个支持Verilog的Vim插件——AutoArg

最新推荐文章于 2025-07-19 11:53:52 发布

hasodron

最新推荐文章于 2025-07-19 11:53:52 发布

阅读量6.5k

点赞数

分类专栏： vim 文章标签： Vim

vim 专栏收录该内容

3 篇文章

订阅专栏

本文介绍了如何在gVim环境中使用Verilog插件实现代码自动生成与管理，包括模块定义、端口自动识别与添加、端口列表的增删操作等关键步骤，为Verilog开发者提供了高效编程的实用技巧。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

gvim中verilog 插件的使用方法：

例如：

module example(/ *autoarg* /);

// comment
input in_0;//comment
input [PAR0-1:0] in_bus0; //comment
input [3:0] in_bus1; //comment
input in_1;//comment
input [PAR1-1:0] in_bus2; //comment
input in_0_n;//comment
input in_1_p;//comment

input example_clk;// clock
input example_rst_n;// reset
// comment
output [PAR0-1:0] out_bus0;
output [PAR1-1:0] out_bus1;
output out_0;
output out_1;
output out_0_n;
output out_0_p;
output [31:0] out_bus2;
output [15:0] out_bus3;
output [7:0] out_bus4;

点击Verilog->AutoArgument之后，原代码变为：

module example(/ * autoarg * /
//Inputs
in_0, in_bus0, in_bus1, in_1, in_bus2, in_0_n, in_1_p, example_clk, example_rst_n,
//Outputs
out_bus0, out_bus1, out_0, out_1, out_0_n, out_0_p, out_bus2, out_bus3, out_bus4);