vcs+deubssy/verdi

最新推荐文章于 2025-07-20 01:31:40 发布
原创 最新推荐文章于 2025-07-20 01:31:40 发布 · 1.3k 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#仿真工具

本文详细介绍了如何使用Verdi和Debussy在VCS环境下进行仿真波形文件的查看，并深入探讨了VCS编译过程中的关键选项，包括-P、-R、-M等参数的作用，帮助开发者高效地进行电路仿真与调试。

1. 在你的顶层文件aa_tb.v 里面加入:

if (dump) begin
	$fsdbDumpfile("work.fsdb")；
	$fsdbDumpvars(7, aa);
end


2. 找到DEBUSSY 下的 debussy.tab pli.a 这2个文件, 一般在SHARE 下的 VCS 里面

如：/ecad/novas/verdi200710/share/PLI/VCS72/LINUX/novas.tab

/ecad/novas/verdi200710/share/PLI/VCS72/LINUX/pli.a


3. VCS aa_tb.v -P debussy.tab pli.a
4.simv +dump (其中dump为$test$plusargs的产生)

5. 利用verdi或者Debussy查看仿真波形文件。

6. vcs选项说明：

-P ：pli接口

-R : 编译后直接运行

-Mupadte ：增量编译

 

 

【芯片设计- RTL 编译与仿真 1.1 -- vcs 及 verdi 使用介绍】
CodingCos的博客
05-11 5130
verdiverdi [ 选项 ] [ 文件 ]-f [文件名]： 在某文件中索引工程包含的文件路径；-top [名称]： 工程名称，后接的是tb文件的 Module 名字；-nologo： 无欢迎界面；-ssf [文件名].fsdb： 指定已有的波形文件。
【IC验证】vcs+verdi联合仿真及makefile文档编写（systemverilog和UVM）
weixin_47730622的博客
10-29 3283
【IC验证】vcs+verdi联合仿真及makefile文档编写（systemverilog和UVM）
vcs+verdi/Debussy
timewh的专栏
06-14 1371
1、修改filelist 2、控制台进如sim目录，设置环境变量 . /etc/profile 3、make auto
verdi和vcs
dajunzhi的博客
06-22 1369
在Verdi中看波形和代码： vcs设置： 加-kdb 开波形： 后面加波形文件，.fsdb 借助verdi制作filelist文件：
VCS+Verdi联合仿真教程
m0_51517502的博客
11-14 1万+
最近由于在一家FPGA公司实习，公司的FPGA仿真和看波形工具是VCS+Verdi，由于这两样工具结合在一起有着极高的效率，也因此真切地感受到，与在学校仅仅使用vivado软件跑整个流程相比，真的是小巫见大巫。 因此便在自己电脑的虚拟机中试着建立VCS+Verdi的仿真环境，写下这篇文章记录自己的使用过程。 参考文章：Linux下VCS与Verdi联合仿真简易教程及例子示范 文章内容主要分两部分： VCS、Verdi介绍 Linux下VCS+Verdi仿真demo演示 1. VCS、Verd..
【VCS+Verdi联合仿真】~ 以计数器为例
qq_40549426的博客
06-29 3953
主要是因为前天因为刷题和找工作的需要，需要熟悉VCS和Verdi的联合仿真（据说是很好用，随大流呗！！！），所以才会有接下来的一些相关博客，我准备把它搞成一个专栏，以便于后边有朋友需要，做个参考，话不多说，直接开干。...
vcs和verdi联合仿真（初学者可以用来熟悉脚本写法）.pdf
05-30
vcs和verdi联合仿真（初学者可以用来熟悉脚本写法），有一些脚本教程
uvm+vcs+verdi基本平台搭建
11-09
uvm+vcs+verdi基本平台搭建,也许平台不是很难，但是网上没有 UVM 在 VCS 中的详细教程，但是对于初学者就是一道屏障，我探索了几天，下文将一步一步的举例子说明 UVM+VCS+Verdi 的 liunx 平台搭建过程
VCS+Verdi联合仿真详细教程
02-28
"VCS+Verdi联合仿真详细教程" 本文主要介绍了VCS和Verdi联合仿真的详细教程，旨在帮助读者了解VCS和Verdi的基本概念和操作方法。VCS是一款编译型Verilog模拟器，具有高性能、规模大和高精度的特点，适合从行为级、...
VCS + verdi + Makefile
qq_44463933的博客
01-23 2292
使用VCS + verdi +Makefile 仿真看波形
Vivado+VCS+Verdi联合仿真
wenky_Jong的博客
10-02 1342
因此将FPGA的工程采用VCS+Verdi的工具进行仿真就十分具有必要。下面是一个makefile文件的示例需要注意的是VCS需要采用所谓的三步法。然后运行生成的仿真文件。生成的在向相关的IP目录下面会生成一系列文件其中仿真需要文件xx_sim_netlist.v文件。为使FPGA相关IP能在VCS进行编译与仿真需要分别完成下面的几个步骤IP的编译，setup文件的建立，VCS与Verdi的makefile文件编写。a、选择tools中编译库的选项并正确填写下面的选项主要是VCS的路径以及生成库的路径。
Linux下VCS与Verdi联合仿真简易教程及例子示范
热门推荐
JasonFuyz的博客
07-22 7万+
VCS与Verdi联合仿真简易教程及例子示范 最近在公司实习，最近也恰好在学习Linux下的IC设计环境，涉及到了VCS与Verdi联合仿真等内容，也切身感觉到，和学校学习的内容是如此的不同，此篇便来讲下： VCS，Verdi是什么，为何要用VCS和Verdi？ 用一个简短的例子展示如何在Linux下使用VCS，Verdi对Verilog文件进行功能仿真； 一些用VCS，Verdi的提高效率的方式； 1. VCS，Verdi介绍 相信大家都用过Vivado，Quartus等，这里以Vivado为例，他包
IC工具学习笔记（vcs + verdi）
最新发布
weixin_48027403的博客
07-20 455
使用$fsdbDumpvars指定dump的hierarchy和层级，0表示该层次及其以下所有的都dump，1表示只dump该层级，2表示dump该层级及其下面一层。ctrl+w：将鼠标指向需要添加到波形上的信号名，通过该快捷键将该信号添加到波形上；shift+l：当鼠标指向波形区时刷新波形，当鼠标指向代码区（src1）时刷新代码；shift+s：将当前存在于到波形区的信号保存为.rc后缀的信号列表；Z：放大波形，显示更短时间内的波形；z：缩小波形，显示更长时间的波形；h：在波形区快捷查看信号的全路径；
VCS&Verdi：KDB文件的生成和导入
前进，才知道自己的渺小
11-11 4418
在复杂的设计中，很难在HDL或测试平台级别（如使用系统函数）找到与逻辑相关的错误。调试过程包括定位与错误相关的设计逻辑、隔离错误原因，并理解设计应该如何表现以及为何未按预期表现。设计和验证工程师需要复杂的工具来查找仿真器生成的数据中的错误。Verdi调试工具提供了全面的调试支持，适用于所有设计和验证流程。。
【转载】VCS & Verdi 联合仿真总结
布拉奇的博客
02-07 5717
这篇文章只介绍，VCS 和 Verdi 最基本的操作，更多高阶的操作可以查看其官方手册，也可以在平时的练习中不断加强对软件操作的熟练度，工具学起来还是比较容易的，难的是如何对设计进行快速的仿真并找出其中的 bug，这需要在未来长期学习训练与总结。如果使用终端手敲命令的方法进行 VCS 和 Verdi 的仿真，会显得过于麻烦，不仅费时间而且容易出错，因此可以通过 makefile 脚本的形式对整个过程的命令自动化，在对不同的文件进行仿真时，只需要修改部分内容即可重复使用，非常便捷。编译是仿真设计的第一步。
VCS & Verdi 联合仿真总结
争取早日成为硅农
01-17 5万+
VCS（Verilog Compilation and Simulation）是一种常用的Verilog编译和仿真工具，广泛应用于硬件设计和验证领域。它是Synopsys公司开发的一款商业化工具，提供了强大的功能和性能，被认为是业界的主流仿真工具之一。编译器：VCS提供了高效的Verilog编译器，支持Verilog-1995、Verilog-2001和SystemVerilog语言标准。它能够将Verilog代码转换为可执行的仿真文件，并进行优化以提高仿真性能。
Linux下VCS2014和Verdi2015的联合仿真
weixin_42905573的博客
07-22 866
今天试着对VCS和Verdi进行联合仿真，总是出问题，多亏大佬相量子的教程；以下附上大佬教程（已授权）：VCS和Verdi是IC设计中常用的两款开发工具。VCS是Synopsys公司的...
linux环境下vcs+verdi的使用
qq_42135020的博客
02-15 1万+
linux环境下vcs verdi使用流程（wsl2 ubuntu）
UVM+VCS+Verdi平台搭建教程及实例
在数字芯片验证领域，UVM（Universal Verification Methodology）是一种被...UVM+VCS+Verdi平台的搭建对于验证工程师来说是一个基础且重要的技能。通过系统地学习和实践，可以为后续的复杂设计验证工作打下坚实的基础。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值