15、CPU 乱序执行设计空间与诊断因果网络建模

CPU 乱序执行设计空间与诊断因果网络建模

1. CPU 乱序执行的基本设计空间

CPU 核心的乱序执行有三个主要维度。第一个维度是寄存器重命名，有四种实现选项：专用重命名寄存器、未来文件、合并寄存器以及在重排序缓冲区（ROB）中进行重命名。第二个维度是调度，可行的实现方式包括单独调度器、组调度器、中央调度器，以及在 ROB 中进行调度。最后一个维度是操作数获取策略，可分为派遣绑定或发射绑定。

考虑到实现重命名缓冲区、调度器和操作数获取的设计选项，我们可以构建 CPU 核心乱序执行的设计空间，该空间包含 32 种设计选项。需要强调的是，这里关注的是 CPU 核心乱序执行的基本设计空间，涵盖核心的 FX 和 FP 部分，可视为乱序执行的核心架构。一些特性，如 IO 执行、SIMD 执行、操作的多样性或异常处理等，被视为基本设计空间的扩展。

1.1 设计选项表

序号	重命名缓冲区类型	调度器类型	操作数获取策略
1	未来文件	专用调度器	派遣绑定
2	未来文件	调度在 ROB 中	派遣绑定
3	未来文件