11、硬件加密计算技术：从加法器到架构的全面解析

硬件加密计算技术：从加法器到架构的全面解析

在硬件加密计算领域，多种技术和架构不断涌现，以满足日益增长的计算需求和提高加密性能。本文将深入探讨几种关键的硬件技术，包括进位保存加法器（CSA）、现场可编程门阵列（FPGA）、专用集成电路（ASIC）、脉动阵列、传输触发架构（TTA）和考克斯 - 划船者架构（Cox - Rower Architecture）。

1. 进位保存加法器（CSA）

CSA 是一种重要的加法器架构，它在处理加法运算时能够有效减少延迟。其中，桶形寄存器全加器（BRFA）是 CSA 中的关键组件。

1.1 桶形寄存器全加器（BRFA）

在一些修改后的算法中，输入和输出采用冗余进位保存格式。为了确定正确的 Xi 值，需要对 X1 和 X2 输入操作数进行全加。BRFA 可以动态计算 Xi 值，仅使用一个全加器将 X1 和 X2 的最低有效位（LSB）相加，即可在需要时获得所需的 Xi 值。当当前 Xi 值计算完成后，BRFA 会对 X1 和 X2 进行右移操作，以获取下一个所需的 Xi。这样，BRFA 避免了因算法修改以适应 CSA 而可能导致的额外关键延迟，通过在同一时钟周期内与 CSA 同时执行单比特加法，节省了 X1 + X2 计算的额外时钟周期。

1.2 五到二 CSA

五到二 CSA 架构具有 3 级进位保存逻辑，通过以下两个步骤实现等式：

Sum = α1 ⊕ α2 ⊕ α3;
Carry = (α1 ∧ α2) ∨ (α2 ∧ α3) ∨ (α1 ∧ α3)