对建立时间和保持时间的一点理解

原创 已于 2022-11-06 14:43:26 修改 · 300 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2022-10-27 12:14:22 首次发布

对建立时间和保持时间的一点理解

在这里插入图片描述

建立时间是否满足，取决于前一个clk(启动沿)数据，会提前当前clk(锁存沿)多少时间到达。
由于数据路径上的延时都比较小，因此上一个clk的数据会很快到来，所以建立时间的裕量都很大。

保持时间取决于当前clk下的数据，多久会被下一个clk的数据冲掉。
由于数据路径上的延时都比较小，因此下一个clk的数据会很快到来，所以保持时间的裕量都很小。

建立时间取决于数据到达时间，保持时间取决于下个时钟(上图中，Clock1)数据的到达时间

greenapl1985
关注
FSMC-地址建立时间、地址保持时间、数据建立时间如何确定
u013073067的博客
02-27 6867
我们知道FSMC包括同步和异步两种工作时序。对于异步突发访问方式， FSMC 主要设置 3 个时间参数：地址建立时间(ADDSET)、数据建立时间(DATAST)和地址保持时间(ADDHLD)。这三个参数是怎么来的呢？是因为SRAM／ ROM、 PSRAM 和 NOR Flash 产品的信号时序有这三个参数，FSMC 综合了 SRAM／ ROM、 PSRAM 和 NOR Flash 产品的信号特点...
一文弄懂Verilog静态时序分析中的建立时间和保持时间
weixin_43958428的博客
12-12 1920
建立时间和保持时间，是静态时序分析中的重要一环，通常以建立时间裕量和保持时间裕量的形式出现，来评价Verilog设计的电路是否符合要求。而静态时序分析，又是评价Verilog代码能否在FPGA等硬件载体中稳定运行得一个重要手段，是上板调试前的必要步骤，因此初学者应该充分理解其含义，为后续的深入学习打下基础。
一看就懂的建立时间和保持时间
热门推荐
孜孜不倦
05-06 2万+
目录 前言 首先 画波形图分析 练习 前言 建立时间（set up time）和保持时间（hold time）一直是面试中的必考题，因为一直都不是很清楚明白的理解这两个概念，故在本文中通过一系列的分析来彻底搞懂这两个概念，力求看一遍就能在面试过程中侃侃而谈，对答如流。 首先 先上定义（来自维基百科）： 建立时间是在时钟事件发生之前数据信号应保持稳定的最短时间，以便时钟能够可...
建立时间 保持时间
fengtao612的专栏
01-16 3417
地址/数据建立时间就是地址/数据相对于另一信号在时间上的提前量,以保证在另一信号有效时地址/数据是稳定的;地址/数据保持时间就是地址/数据相对于另一信号在时间上的滞后量,以保证在另一信号无效时地址/数据是不变的  建立时间和保持时间和亚稳态之类一直都是概念类题的经典！华为这道题就问的更加隐晦，因为仅仅知道二者的概念是答不出的！好，下面讨论下这道题！题目：时钟周期为T,触发器D1的建立时间最
STM32FSMC外扩SRAM时序，地址建立时间，数据建立时间
Mr_Fuuuuuu的博客
11-17 5539
这是本人学习正点原子的外扩SRAM实验的学习笔记，SRAM芯片和FMC的时序图对新手太不友好了，读了好久才搞明白，赶紧记录一下，接下来直奔主题。 读操作 一、FMC读时序（FMC输入） 下图是STM32的FMC读时序，最重要的是RD非信号，也就是读使能信号。图中的红色箭头，可以理解为两信号之间有关联，然后中间存在一个时延，而这个时延可以通过编程来设置，从而匹配不同速度的外设；时钟信号可以忽略，我画上去只是便于理解，上升沿触发也是我假设的，实际情况不得而知。 FMC先送出地址和其他控制信号，然后经（ADDSE
建立时间与保持时间
最新发布
云淡风轻
02-14 944
信号的建立时间与保持时间
模拟技术中的解读高速数模转换器（DAC）的建立和保持时间
11-07
在现代电子系统中，高速数模转换器（DAC）是将数字信号转换为模拟信号的关键组件。其在模拟技术领域内扮演着至关重要...在高速数字系统设计中，对建立和保持时间的深刻理解和巧妙运用，是保证系统稳定可靠运行的基础。
时钟抖动（jitter）和时钟偏移（skew）的理解和建立/保持时间slack的计算
the_old_ghost的博客
09-11 1万+
带时钟抖动（jitter）的建立/保持时间计算
fpga建立时间与保持时间的探讨
u010396127的博客
01-04 2121
时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 　　1.1 建立时间与保持时间 　　建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器；保持时间（Th：hold time）是指数据稳定...
Linux系统时间和时序,关于建立时间(setup time)保持时间(hold time)以及时序的一些问题集合...
weixin_35143502的博客
05-11 1906
【面试集锦】setup/holdviolation解决办法:【面试集锦】什么是Setup和Holdup时间？:求助 建立时间和保持:;page=1同步电路设计中clockskew的分析:关于Design Compiler 中的建立保持时间：Author：pythonlong：http://bb2hh.blogbus.com/logs/20463915.html建立时间和保持时间图1建立时间(set...
数字电路-建立时间和保持时间详解
shall we offer的博客
07-13 1万+
对于数字系统而言，建立时间（setup time）和保持时间（hold time）是数字电路时序的基础。数字电路系统的稳定性，基本取决于时序是否满足建立时间和保持时间。我自己在初学时一度很难理解清楚他们的概念，在这里用笔记的方式尽量详细解释建立时间和保持时间的要点。
如何测量IIC的建立时间和保持时间
谢谢关注“小鱼教你模数电”,各平台同号
09-10 9921
IIC是数字电路通信中最常用的通信总线，它是一个半双工的通信总线，IIC总线包含两根线，一个是时钟线SCL，一个是数据线SDA。IIC通信中有两个很重要的时序参数，一个是建立时间Tsu(数据)，一个是保持时间Thd(数据)。
建立时间与保持时间（两个寄存器的详细分析）（转）
zmq5411的专栏
05-23 6818
建立时间与保持时间（两个寄存器的详细分析）（转） 时钟是整个电路最重要、最特殊的信 号，系统内大部分器件的动作 都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时 序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的 稳定性有非常重要的意义。 　　建立时间与保持时间 　　建立 时间（Tsu：set up
时序分析基本概念介绍——建立时间和保持时间
qq_34326957的博客
06-03 1万+
静态时序分析中最基本的就是setup和hold时序分析，其检查的是触发器时钟端CK与数据输入端D之间的时序关系。解决时序收敛的问题也是静态时序分析中的主要任务。
静态时序分析Static Timing Analysis2——建立时间和保持时间的时序检查
qq_42135020的博客
04-12 2559
建立时间和保持时间不同时序路径的检查
FPGA时序分析与约束（3）——时钟不确定性
apple_53311083的博客
09-02 3542
本文主要介绍了FPGA中时钟的不确定性问题，FPGA中的时钟不确定性由2部分组成，时钟抖动和时钟偏移，时钟抖动由时钟内部产生，是时钟的固有参数，时钟偏移是由于时钟到达不同部分的时间不一致导致的，与FPGA的设计结构，布局布线等有关。
我对建立时间和保持时间的理解
longrejoy的博客
08-02 1万+
这篇文章主要是谈谈我对建立时间和保持时间的理解。
【转】数字电路中的建立时间与保持时间
weixin_34226182的博客
05-27 1762
建立时间与保持时间时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 1.1 建立时间与保持时间建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时...
时间同步工具TimeHelper：自动切换与时间锁定功能
时间同步是计算机网络中一项重要的基础功能，它确保了网络中的所有设备能够保持时间上的一致性。时间同步对于很多场景都是至关重要的，例如日志记录、数据同步、事件调度等。没有准确的时间同步，分布式系统将很难...
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值