
笔记
greenapl1985
这个作者很懒,什么都没留下…
展开
-
Verilog中reg signed的使用
有符号reg的用处是在,对变量进行位扩展时,会用变量当前位数的最高位进行扩展。例如C是一个十七位的有符号数,C等于两个十六位的数a和b之差,那么这两个十六位的数字也需要定义为reg signed,否则在对a,b进行位扩展时候,会用0补位,即扩展为{1’b0,a},只有定义为reg signed,才会扩展位{a[15], a}...原创 2021-12-02 09:55:43 · 3124 阅读 · 0 评论 -
ERROR: [VREC 10-3180]解决方法
从别的工程下拷了一个fir_complier的IP核,也update了,看着都没什么问题,但run simulation的时候一直报错ERROR: [VREC 10-3180] 说是aresetn接口不存在,我再三核对,确实例化aresetn接口,而且它自己生成的veo文件中也有aresetn。然后我删了又重新例化,还是不行。后面折腾的没脾气,上网查了下,说的有可能是例化了两个同名的IP,再三确认只有一个名为fir_complier的IP,但还是抱着试试的心态,把这个IP删了,有重新例化了一个fir_co原创 2021-11-27 11:28:27 · 469 阅读 · 0 评论