5、视觉皮质神经假体系统解析

视觉皮质神经假体系统解析

1. 主时钟恢复

主时钟恢复任务在主时钟恢复模块中完成，该模块通过窄带锁相环（PLL）实现，其作用是从接收到的信号中产生一个10 MHz的参考时钟。

2. 比特同步器

2.1 时钟提取与同步原理

从主系统接收到的信号用于提取系统主时钟，主时钟频率与传输信号相关，数据时钟可通过对主时钟进行适当分频（分频因子为N）得到。由于发射机和接收机之间没有频率偏移，数据与主时钟实现了频率同步。然而，正时钟跳变与数据采样最佳时刻（数据位中间时刻）之间的相位差是未知且变化显著的，比特同步器的任务就是准确估计并补偿这个相位差，为接收机建立合适的时间参考。

2.2 比特同步器结构与特性

比特同步器采用前馈结构，避免了反馈同步器中常见的“挂起”现象。其工作原理如下：
- 假设一个二进制计数器由主时钟频率驱动，在每个比特周期内计数器前进N个状态。
- 在参考时间t0，原始未同步数据信号的正跳变锁存计数器状态i，标记一个比特的开始。
- 当计数器达到状态i + N/2时，比较器会将此事件信号发送到最终处理模块，该模块对原始数据进行采样并产生与主时钟同步的时钟脉冲。

比特同步器具有以下优点：
- 由于发射机和接收机之间无频率偏移，恢复的时钟无抖动（无动态相位误差）。
- 避免了“挂起”现象。
- 易于用简单的数字逻辑实现。

2.3 比特同步器工作流程

graph LR
    A[原始数据信号] --> B[正跳变锁存计数