58、DRAM性能传感器：原理、架构与仿真结果

DRAM性能传感器：原理、架构与仿真结果

一、引言

在当今的技术设计中，工艺（Process）、电源电压（Power-supply voltage）、温度（Temperature）和老化（Aging），即PVTA的变化，是主要的影响因素。这些变化会影响存储器的数据处理，反映在位线信号的转换速度上。转换越慢，出错的概率就越大。为了避免错误的发生，需要一个能够在线监测存储器性能变化的传感器。该传感器应连接到存储器位线，以极低的性能开销和合理的面积开销监测读写操作期间位线信号的转换。

二、DRAM单元

2.1 DRAM单元结构

DRAM单元经过多年的测试和研究，以实现最佳的性能。本文所研究的DRAM单元是标准的单晶体管单元，由一个NMOS晶体管（访问晶体管）和一个Cs电容组成。晶体管的栅极连接到字线，漏极连接到位线。当激活时，它可以对Cs电容充电。如果要存储“1”，电容充电到VDD；如果要存储“0”，电容充电到VSS。与SRAM不同，DRAM只使用一条位线。此外，Cs电容会随着时间放电，因此需要定期刷新存储器以保持存储的值。在刷新过程中，存储的值被读取并重新写入，电容以最大电压（VDD或VSS）充电。

2.2 DRAM单元特点

• 单一位线：与SRAM使用两条互补位线不同，DRAM仅使用一条位线。
• 定期刷新：由于Cs电容会放电，DRAM需要定期刷新以保持数据。

三、传感器架构

3.1 传感器总体功能

传感器的目的是提醒用户存储器性能发生了变化，但不指出具体是哪种问题或PVTA变化。它会发出警告，触发警