56、内存内建自测试与边界扫描标准技术解析

内存内建自测试与边界扫描标准技术解析

1. 内存内建自测试（Memory BIST）

内存测试是一项复杂且耗时的任务，因为它需要向内存输送大量的模式刺激，并读取海量的单元信息。在嵌入式核心芯片中，通过各种胶合逻辑和总线传播这些信息的难度和所需时间，几乎使得内存内建自测试（Memory BIST）成为必然选择。

1.1 内存测试与BIST的优势

• 内存测试的挑战 ：传统的内存测试需要向内存发送大量的模式刺激，并读取大量的单元信息，这一过程在嵌入式核心芯片中，通过各种胶合逻辑和总线传播信息时，面临着巨大的困难和时间成本。
• BIST的优势 ：
  • 内存可测试性设计（DFT） ：将内存测试算法中最耗时的部分集成到芯片上，可将内存测试时间缩短一个数量级。例如，对于一个4 Mb的DRAM，内存DFT的面积开销约为1%。
  • 内存BIST ：将整个内存测试算法集成到芯片上，以电路的速度运行，比传统的内存测试快2到3个数量级，预计芯片面积开销为2%。大多数内存BIST方案利用内存设备内部的并行性，通过一种特殊的测试模式，即每次地址访问多个内存单元（通常是访问字线上的整行单元进行单次读写操作），来大幅减少测试时间和成本。对于内存中的n个单元，这种方式可将测试时间缩短一个特定的因子。然而，这种并行机制在测试同一行中单元之间的内存耦合故障时存在困难。

1.2 内存BIST的相关定义

<