43、逻辑电路延迟测试详解

逻辑电路延迟测试详解

1. 延迟测试问题概述

在逻辑电路中，输出往往包含瞬态信号。为了检测电路的时序操作，需要对信号的转换进行检查。延迟测试通常由向量对组成，就像图中所示，输入信号由两个向量构成。

1.1 关键观察点

• 信号转换检查 ：要考察电路的时序操作，需关注信号转换。输入信号由向量对组成，这是延迟测试的基本形式。
• 输入瞬态区域 ：在理想情况下，所有输入转换同时发生，输入的瞬态区域持续时间为零，虽然这是理想化的情况，但能近似反映实际情形。而输出的瞬态区域包含多个在时间上分离的转换，每个输出转换的位置取决于某些输入到输出组合路径的延迟。
• 关键路径 ：输出转换区域的右边缘由最后一次转换决定，也就是当前输入向量对激活的最长组合路径的延迟。电路中所有可能输入向量对对应的“最长延迟组合路径”被称为关键路径。如果有多个路径满足最大延迟标准，那么就可能存在多条关键路径。关键路径的延迟决定了电路能够正确运行的最小时钟周期。
• 延迟故障 ：对于一个制造好的电路，要保证其正常工作，任何输入向量对的输出转换区域都不能超出时钟周期。否则，电路就被认为存在延迟故障。延迟故障意味着一条或多条路径（不一定是关键路径）的延迟超过了时钟周期。

1.2 转换传播示例

考虑一个特定电路，该电路中的门被建模为具有相等的上升和下降集总延迟，且是某个小时间单位（纳秒或皮秒）的整数倍。假设这些是纯传输延迟，门的惯性延迟可忽略不计，