- 博客(8)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 AHB协议详细介绍/时序/信号名
作者：阿锋聊数字AMBA的AHB总线是一个高性能总线，它可以包括masters, interconnects 和 slaves。多数的AHB Slave设备包括，memory设备、外部memory接口和高性能外设。如果你想连接低速设备，可以考虑使用低速总线，例如APB总线。AHB总线还支持多Master的设计，你可以使用interconnect组件连接多个主，interconnect组件提供了仲裁器和路由机制。 下图举例了一个一主三从的互联结构，图中未展示所有信号。
2023-08-11 14:02:09
2185
1
原创 virtio十问十答
答：virtqueue是一种机制，且在一个device中通常不止1个virtqueue，即有send virtqueue 和 receive virtqueue。对于数据的接收，是通过receive virtqueue实现的，driver 通过 receive virtqueue的avail ring 向device提供可用buffer，device接收到数据后，将它写入到buffer中，并刷新used_ring。
2023-08-10 11:21:59
112
1
原创 RTC电路的数字实现 设计方案 ASIC 方案
① RTC时间是以振荡频率来计算的。而一般的计数器都是16位的。又因为时间的准确性很重要，故震荡次数越低，时间的准确性越低。② 32768 Hz = 2^15 即分频15次后为1Hz，周期 = 1s。通常采用BCD编码，但如Natrium 完全是自用，可以考虑使用十六进制编码。minute及以上的寄存器采用时钟门控设计，不用时关电，降低静态功耗。③ 经过工程师的经验总结32768 Hz，时钟最准确。寄存器的地址划分及域段含义参考，DS1307 芯片。RTC的晶振频率为什么是32768Hz？
2023-07-31 14:43:44
177
1
原创 在芯片设计中，sdf用于标注延迟信息，那么走线延迟是如何在sdf中体现的
在芯片设计中，SDF（Standard Delay Format）用于标注电路逻辑门的延迟、开关延迟和互连线路的延迟。走线延迟是指电路中连接器件之间的信号传输路径的延迟时间，SDF 通过以下两种方式标注走线延迟：1. 设置输入和输出延迟。在 SDF 文件中，还可以为芯片中的信号汇和信号源之间的互连线路定义延迟。在 SDF 文件中，可以为每个时钟、数据或控制信号的输入和输出定义延迟。分别表示信号在汇端口上升沿和下降沿的延迟。分别表示端口对上升沿和下降沿的延迟，分别表示上升沿和下降沿的延迟。
2023-05-30 16:07:41
1118
1
原创 震惊，是怎样AMBA的AXI AHB APB 对比图让一个工作十年的工程师心如刀割
如果非要在有AHB总线的电路上实现乱序访问，ChatGTP3.5给出了个办法：通过使用一些专门的硬件模块，例如乱序缓存（Out-of-order buffer）和乱序执行引擎（Out of Order Execution Engine），可以使AHB支持乱序访问。Slave收到请求后，会将响应发送回Master，因此为了保证正确性，这些硬件模块必须能够正确地将响应重新排序，以使得响应可以正确地与之前的请求关联起来。乱序执行引擎该基于什么进行乱序调度，哪条命令能乱序，哪条不能，引擎也不知道啊。
2023-05-26 12:03:30
323
1
原创 linux下，搜索文件夹下所有log后缀的文件中所有包含“UVM_ERROR“
上述命令中，-r 表示递归搜索，-n 表示输出行号，-w 表示只匹配整个单词，-e 表示指定搜索的关键词是 ‘UVM_ERROR’。–include *.log 表示只搜索后缀为log的文件，/path/to/folder 是要搜索的文件夹的路径，你需要将它替换为你实际的文件夹路径。执行该命令后，系统会搜索指定路径下的所有log文件，找出其中包含"UVM_ERROR"的行，并输出其所在的文件名、行号和匹配的文本内容。
2023-04-23 10:20:10
759
1
CRC32 校验的verilog实现
2019-05-07
Virtex-6 Family Overview
2018-08-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人