《Cortex-M3权威指南》学习笔记

谨以笔记记录一些要点，以备查询。

1. 通用寄存器R0~R12(8+5)，R13(MSP,PSP)，R14(LR)，R15(PC)

2. 据说CM3内核使用哈佛结构，指令和数据总线分开，但是在CM3接口上只有AHB系统总线连接到ROM和RAM，出口变窄，内部很宽，有多大意义？功力不够，暂时解释不通

3. 尽管PC 的LSB 总是0（因为代码至少是字对齐的），LR 的LSB 却是可读可写的。这是历史遗留的产物。在以前，由bit0来指示ARM(=0)/Thumb(=1) 状态。因为其它有些ARM 处理器支持ARM 和Thumb 状态并存，为了方便汇编程序移植，CM3 需要允许LSB 可读可写。

4. 因为CM3 内部使用了指令流水线，读PC 时返回的值是当前指令的地址+4。比如：0x1000:    MOV R0, PC       ; R0 = 0x1004

5. 如果向PC 中写数据，就会引起一次程序的分支（但是不更新LR 寄存器）。CM3 中的指令至少是半字对齐的，所以PC 的LSB 总是读回0。然而，在分支时，无论是直接写PC 的值还是使用分支指令，都必须保证加载(注意这个词,是指M3内部读到的？还是要求在ROM中存储的code内容？) 到PC 的数值是奇数（即LSB=1），用以表明这是在Thumb 状态下执行。倘若写了0，则视为企图转入ARM 模式，CM3 将产生一个fault 异常。

6. 开关中断的指令：

CPSID  I    ; PRIMASK=1, 关中断

CPSIE  I    ; PRIMASK=0, 开中断

CPSID  F    ; FAULTMASK=1, 关异常(&中断)

CPSIE  F    ; PAULTMASK=0, 开异常(&中断)

7. CONTROL[1] =0 (